JPS61251159A - 半導体素子液冷モジユ−ル - Google Patents
半導体素子液冷モジユ−ルInfo
- Publication number
- JPS61251159A JPS61251159A JP60092511A JP9251185A JPS61251159A JP S61251159 A JPS61251159 A JP S61251159A JP 60092511 A JP60092511 A JP 60092511A JP 9251185 A JP9251185 A JP 9251185A JP S61251159 A JPS61251159 A JP S61251159A
- Authority
- JP
- Japan
- Prior art keywords
- bubble
- chips
- trap
- circuit board
- bubble trap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
- H05K7/2029—Modifications to facilitate cooling, ventilating, or heating using a liquid coolant with phase change in electronic enclosures
- H05K7/203—Modifications to facilitate cooling, ventilating, or heating using a liquid coolant with phase change in electronic enclosures by immersion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Thermal Sciences (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
高速電算機の中央情報処理装置（略称ＣＰＵ）には高集
積化された半導体素子（ＬＳＩ）が多数使用されるが、
動作時の発熱は厖大なため素子の強制冷却が必要となる
。
積化された半導体素子（ＬＳＩ）が多数使用されるが、
動作時の発熱は厖大なため素子の強制冷却が必要となる
。
本発明は冷媒を用いて行い、効率の良い半導体素子液冷
モジュールの構造を提案する。
モジュールの構造を提案する。
大量の情報を高速に処理するため情報処理装置を構成す
る半導体素子は単位素子の小形化による高集積化によっ
て大容量化が行われている。
る半導体素子は単位素子の小形化による高集積化によっ
て大容量化が行われている。
すなわち写真食刻技術（ホトリソグラフィ）の進歩や半
導体層形成技術の進歩などによりパターン幅が縮小する
と共に精度が向上し、これにより高集積化が実現されて
いる。
導体層形成技術の進歩などによりパターン幅が縮小する
と共に精度が向上し、これにより高集積化が実現されて
いる。
またパフシベーシロン技術の進歩によって従来のハーメ
チックシール外装が必ずしも必要でなくなり、そのため
今までかなりのスペース必要としていた電子装置が僅か
のスペースで実現できるようになり、情報の高速処理が
可能になった。
チックシール外装が必ずしも必要でなくなり、そのため
今までかなりのスペース必要としていた電子装置が僅か
のスペースで実現できるようになり、情報の高速処理が
可能になった。
この代表的なものが高速電算機のｃｐｕであり、多数の
ＬＳＩを使用して装置が構成されるが、この場合ＬＳＩ
が接近して密に配列されているため発熱量は厖大となり
、従来のフィンを用いた強制空冷ではＬＳＩを使用可能
温度範囲に保持することは全く不可能であり、低沸点の
冷媒を用いた強制冷却法が考えられている。
ＬＳＩを使用して装置が構成されるが、この場合ＬＳＩ
が接近して密に配列されているため発熱量は厖大となり
、従来のフィンを用いた強制空冷ではＬＳＩを使用可能
温度範囲に保持することは全く不可能であり、低沸点の
冷媒を用いた強制冷却法が考えられている。
多数のＬＳＩチップ（以下略してチップ）をセラミック
回路基板（以下略して回路基板）に装着してｃｐｕのよ
うな情報処理装置を構成すると共に液冷構造をとる半導
体素子の冷却モジュールは現在研究段階であって未だ実
用化されるに至っていない。
回路基板（以下略して回路基板）に装着してｃｐｕのよ
うな情報処理装置を構成すると共に液冷構造をとる半導
体素子の冷却モジュールは現在研究段階であって未だ実
用化されるに至っていない。
すなわち電子機器に対する液冷方式は超電導素子などに
ついては公知であり、冷媒として液体窒素（Ｎ２）、液
体ヘリウム（Ｈｅ）などを使用し、ジュア壜タイプの容
器に格納して使用している。
ついては公知であり、冷媒として液体窒素（Ｎ２）、液
体ヘリウム（Ｈｅ）などを使用し、ジュア壜タイプの容
器に格納して使用している。
然し、半導体素子の冷却用としてはガリウム砒素（Ｇａ
Ａｓ）を用いる高電子移動度トランジスタのように低温
動作を必要とするもの以外はこのような低温を用いる必
要はなく、沸点が８０℃以下の非腐食性で非解離性の溶
液であればよく、各種の弗化炭素が候補にあがっている
。
Ａｓ）を用いる高電子移動度トランジスタのように低温
動作を必要とするもの以外はこのような低温を用いる必
要はなく、沸点が８０℃以下の非腐食性で非解離性の溶
液であればよく、各種の弗化炭素が候補にあがっている
。
次ぎに冷却モジュールに必要なことは各ＬＳＩより構成
される情報処理回路からモジュール外への配線取り出し
方法であって、取り出し配線数が厖大であることから特
殊の方法が必要である。
される情報処理回路からモジュール外への配線取り出し
方法であって、取り出し配線数が厖大であることから特
殊の方法が必要である。
例えば液冷モジュールの底面に複数個のコネクタを設け
、これに複数個のＬＳＩモジュールを装着した多層配線
基板を挿着する方法などが考えられているが水密保持に
問題を残している。
、これに複数個のＬＳＩモジュールを装着した多層配線
基板を挿着する方法などが考えられているが水密保持に
問題を残している。
またＬＳＩチップ１個の電力消費量は１０ワツトにも達
し、使用時においては冷媒の沸騰が起こるが、この際に
発生する気泡によりチップの特定部が覆われて冷却が行
われないことが考えられることからチップの配置方法が
問題になり、水平保持か垂直保持かで検討が行われてい
る。
し、使用時においては冷媒の沸騰が起こるが、この際に
発生する気泡によりチップの特定部が覆われて冷却が行
われないことが考えられることからチップの配置方法が
問題になり、水平保持か垂直保持かで検討が行われてい
る。
また沸騰してガス化した冷媒を冷却し、これを液化する
ことが必要であり、熱交換器の据付位置と還流方法の検
討などが行われている。
ことが必要であり、熱交換器の据付位置と還流方法の検
討などが行われている。
以上の検討項目を通じて、解決が必要な問題点は次ぎの
ようである。
ようである。
■ 回路基板に装着したチップ群のモジュール外部への
回路接続をどのようにして行うのか。
回路接続をどのようにして行うのか。
■ 冷媒としてどのようなものを使用すればよいのか。
■ チップの発熱により沸騰し気化した冷媒を液化する
熱交換器は液中に設けるのがよいか、或いは液上の空間
部に設けるのが効果的か。
熱交換器は液中に設けるのがよいか、或いは液上の空間
部に設けるのが効果的か。
■ 最も効率的な熱交換を行うには沸騰して生じた気泡
をどのようにして熱交換器に誘導すればよいか。
をどのようにして熱交換器に誘導すればよいか。
などである。゛
〔問題点を解決するための手段〕
上記の問題は複数の半導体チップを搭載し、窓開けした
液冷容器の内側に対向して装着される回路基板と、該回
路基板上で半導体チップ搭載位置の中間に設けられ、チ
ップより発生する気泡をトラップに誘導する気泡誘導板
と、対向して設けられている前記回路基板の間に配置さ
れ、気泡トラップを備えた熱交換パイプとを設けてなる
ことを特徴とする半導体素子液冷モジュールにより解決
することができる。
液冷容器の内側に対向して装着される回路基板と、該回
路基板上で半導体チップ搭載位置の中間に設けられ、チ
ップより発生する気泡をトラップに誘導する気泡誘導板
と、対向して設けられている前記回路基板の間に配置さ
れ、気泡トラップを備えた熱交換パイプとを設けてなる
ことを特徴とする半導体素子液冷モジュールにより解決
することができる。
本発明においては上記の問題点を次ぎのようにして解決
している。
している。
すなわち、
■の問題は冷却モジュールの側面を窓開けし、この窓開
は部に水密構造をとって回路基板を密着する方法をとる
。
は部に水密構造をとって回路基板を密着する方法をとる
。
ここでチップを装着しである回路基板の反対側には多数
のリードピンを設け、これに外部回路をコネクタ接続す
る。
のリードピンを設け、これに外部回路をコネクタ接続す
る。
■の問題は低沸点で非腐食性の弗化炭素例えばＣｓＦ＋
ａ（沸点５６℃）を用いる。
ａ（沸点５６℃）を用いる。
■の問題は実験の結果、熱交換器は液中設置が液外設置
よりも効率が良いことが判った。
よりも効率が良いことが判った。
■の問題は効率よく熱交換するには気泡を熱交換器に誘
導する気泡誘導板が必要であり、また気泡を熱交換器の
周囲に保留してお（トラップが効果的なことが判った。
導する気泡誘導板が必要であり、また気泡を熱交換器の
周囲に保留してお（トラップが効果的なことが判った。
第１図は本発明を実施した液冷モジュールの斜視図、第
２図はこの断面図、また第３図は部分拡大断面図である
。
２図はこの断面図、また第３図は部分拡大断面図である
。
すなわち本発明に係る液冷モジュール１は金属製の容器
２の両側面が窓開けされていて、そこにＬＳＩなどのチ
ップ３を複数個装着したセラミック回路基板４が内側か
ら封着しである。
２の両側面が窓開けされていて、そこにＬＳＩなどのチ
ップ３を複数個装着したセラミック回路基板４が内側か
ら封着しである。
また液冷モジュール１の上部には冷却水を供給する給水
管５が設けられている。
管５が設けられている。
また液冷モジュール１の内部には複数個の熱交換パイプ
ロが設けられていて、その中を冷却水が循環しており、
この内の冷媒７に浸る部分の上には多孔質金属からなる
気泡トラップ８が固定して設けである。
ロが設けられていて、その中を冷却水が循環しており、
この内の冷媒７に浸る部分の上には多孔質金属からなる
気泡トラップ８が固定して設けである。
またセラミック回路基板４の上で上下に配列したチップ
３の間には気泡誘導板９が設けられていてチップ３から
発生した冷媒ガスを気泡トラップ８に導くようになって
いる。
３の間には気泡誘導板９が設けられていてチップ３から
発生した冷媒ガスを気泡トラップ８に導くようになって
いる。
一方セラミック回路基板４はガラスセラミックなどから
なり多層化されているが、この裏面には多数のリードピ
ン１０が埋め込み成形されており、コネクタ接続が可能
なように構成されている。
なり多層化されているが、この裏面には多数のリードピ
ン１０が埋め込み成形されており、コネクタ接続が可能
なように構成されている。
すなわち、本発明に係る液冷モジュール１においては、
複数個のチップ３を搭載したセラミック回路基板４は裏
側に設けたリードピン１０に°よってコネクタ接続を行
うもので、チップ３はフリップチップボンディング法に
よってセラミック回路基板４の配線パターンに溶着して
おり、基板内のバイアホールによってリードピン１０に
回路接続されている。
複数個のチップ３を搭載したセラミック回路基板４は裏
側に設けたリードピン１０に°よってコネクタ接続を行
うもので、チップ３はフリップチップボンディング法に
よってセラミック回路基板４の配線パターンに溶着して
おり、基板内のバイアホールによってリードピン１０に
回路接続されている。
次ぎに気泡トラップ８はチップ３より気化したガスを効
果的に液化するために設けたもので、第４図は気泡トラ
ップの有る場合１１と無い場合１２における消費電力と
チップ温度との関係を示している。
果的に液化するために設けたもので、第４図は気泡トラ
ップの有る場合１１と無い場合１２における消費電力と
チップ温度との関係を示している。
なお気泡トラップ８には２０個／ｃｓの気孔が設けてあ
り、また熱交換パイプロには１４１／分の速度で冷却水
が流れている。
り、また熱交換パイプロには１４１／分の速度で冷却水
が流れている。
この第４図に示すように気泡トラップありの場合の特性
１１はなしの場合の特性１２に較べて温かに優れており
気泡トラップ８の存在によって気泡の液化が促進され、
チップ３の温度上昇が抑制されているのが判る。
１１はなしの場合の特性１２に較べて温かに優れており
気泡トラップ８の存在によって気泡の液化が促進され、
チップ３の温度上昇が抑制されているのが判る。
なお熱交換パイプロを冷媒中に設ける場合と液上の空間
に設ける場合の差については空間に設けると浮上し破裂
した気泡の飛沫の付着などによってパイプが濡れて効率
の低下を招き易く、そのため冷媒中に気泡トラップ８を
設け、ここに溜った気泡を液化する場合が最も効率がよ
いことが判った。
に設ける場合の差については空間に設けると浮上し破裂
した気泡の飛沫の付着などによってパイプが濡れて効率
の低下を招き易く、そのため冷媒中に気泡トラップ８を
設け、ここに溜った気泡を液化する場合が最も効率がよ
いことが判った。
なお、気泡トラップ８として多孔質金属を用いる理由は
気泡をトラップするものの、冷媒７は容易に通過できる
ようにすることにより、冷媒７の循環を助長するためで
ある。
気泡をトラップするものの、冷媒７は容易に通過できる
ようにすることにより、冷媒７の循環を助長するためで
ある。
また気泡誘導板９はチップ３の表面から発生する気泡を
効果的に気泡トラップ８に導くためのもので、冷媒に不
溶性な材料からなる気泡誘導板９をチップ３の直上に気
泡トラップ８に近接して配置することによって気泡の殆
どを気泡トラップ８に導くことができる。
効果的に気泡トラップ８に導くためのもので、冷媒に不
溶性な材料からなる気泡誘導板９をチップ３の直上に気
泡トラップ８に近接して配置することによって気泡の殆
どを気泡トラップ８に導くことができる。
第５図はこの有効性を示すもので、気泡誘導板のある場
合の特性１３はない場合の特性工４に較べて迩かに優れ
ており、この存在によりチップ３の温度上昇が抑制され
ることが判る。
合の特性１３はない場合の特性工４に較べて迩かに優れ
ており、この存在によりチップ３の温度上昇が抑制され
ることが判る。
以上のように本発明に係る液冷モジールを使用すると効
果的なチップ冷却を行うことが可能となる。
果的なチップ冷却を行うことが可能となる。
以上記したように本発明の実施によりチップ３から発生
する気泡の殆どを気泡トラップ８に導くことができ、熱
交換パイプロにより液化するため冷媒７上に浮上する気
泡は極く僅かであり、効率の良い液冷モジュールの実用
化が可能となる。
する気泡の殆どを気泡トラップ８に導くことができ、熱
交換パイプロにより液化するため冷媒７上に浮上する気
泡は極く僅かであり、効率の良い液冷モジュールの実用
化が可能となる。
第１図は液冷モジュールの斜視図、
第２図は液冷モジュールの断面図、
第３図は液冷モジュールの部分拡大断面図、第４図は気
泡トラップの効果、また第５図は気泡誘導板の効果を示
す説明図である。 図において、 １は液冷モジュール、 ３はチップ、４はセラミック
回路基板、６は熱交換パイプ、７は冷媒、
８は気泡トラップ、９は気泡誘導板、 １ｏ
はリードピン、である。 渾 ５ 口
泡トラップの効果、また第５図は気泡誘導板の効果を示
す説明図である。 図において、 １は液冷モジュール、 ３はチップ、４はセラミック
回路基板、６は熱交換パイプ、７は冷媒、
８は気泡トラップ、９は気泡誘導板、 １ｏ
はリードピン、である。 渾 ５ 口
Claims (1)
- 複数の半導体チップを搭載し、窓開けした液冷容器の
内側に対向して装着される回路基板と、該回路基板上で
半導体チップ搭載位置の中間に設けられ、チップより発
生する気泡を気泡トラップに誘導する気泡誘導板と、対
向して設けられている前記回路基板の間に配置され、気
泡トラップを備えた熱交換パイプとを設けてなることを
特徴とする半導体素子液冷モジュール。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60092511A JPS61251159A (ja) | 1985-04-30 | 1985-04-30 | 半導体素子液冷モジユ−ル |
| KR8603274A KR900001393B1 (en) | 1985-04-30 | 1986-04-28 | Evaporation cooling module for semiconductor device |
| AU56801/86A AU566105B2 (en) | 1985-04-30 | 1986-04-29 | Semiconductor cooling |
| CA000507879A CA1249063A (en) | 1985-04-30 | 1986-04-29 | Evaporation cooling module for semiconductor devices |
| ES554529A ES8801064A1 (es) | 1985-04-30 | 1986-04-29 | Un modulo de refrigeracion por evaporacion para enfriar multiples chips semiconductores |
| DE8686105963T DE3685909T2 (de) | 1985-04-30 | 1986-04-30 | Modul fuer verdampfungskuehlung fuer halbleiteranordnungen. |
| EP86105963A EP0200221B1 (en) | 1985-04-30 | 1986-04-30 | Evaporation cooling module for semiconductor devices |
| US06/857,303 US4704658A (en) | 1985-04-30 | 1986-04-30 | Evaporation cooling module for semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60092511A JPS61251159A (ja) | 1985-04-30 | 1985-04-30 | 半導体素子液冷モジユ−ル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61251159A true JPS61251159A (ja) | 1986-11-08 |
| JPH0329311B2 JPH0329311B2 (ja) | 1991-04-23 |
Family
ID=14056338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60092511A Granted JPS61251159A (ja) | 1985-04-30 | 1985-04-30 | 半導体素子液冷モジユ−ル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61251159A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013130331A (ja) * | 2011-12-21 | 2013-07-04 | Toshiba Corp | 気泡駆動冷却装置 |
| WO2021231768A1 (en) * | 2020-05-13 | 2021-11-18 | Microsoft Technology Licensing, Llc | Systems and methods for vapor management in immersion cooling |
-
1985
- 1985-04-30 JP JP60092511A patent/JPS61251159A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013130331A (ja) * | 2011-12-21 | 2013-07-04 | Toshiba Corp | 気泡駆動冷却装置 |
| WO2021231768A1 (en) * | 2020-05-13 | 2021-11-18 | Microsoft Technology Licensing, Llc | Systems and methods for vapor management in immersion cooling |
| NL2025574B1 (en) * | 2020-05-13 | 2021-11-30 | Microsoft Technology Licensing Llc | Systems and methods for vapor management in immersion cooling |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0329311B2 (ja) | 1991-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0200221B1 (en) | Evaporation cooling module for semiconductor devices | |
| US7832096B2 (en) | Method for producing an organic substrate with integral thermal dissipation channels | |
| US6193905B1 (en) | Immersion cooling coolant | |
| US7511957B2 (en) | Methods for fabricating a cooled electronic module employing a thermally conductive return manifold structure sealed to the periphery of a surface to be cooled | |
| US20130139998A1 (en) | Cooling system, electronic equipment, and method for cooling heating element | |
| JPH07142657A (ja) | 半導体チップ冷却装置及び冷却方法 | |
| JP2004523920A (ja) | 冷却基板を有する電子装置及びその方法 | |
| US20220230937A1 (en) | Conformal Cooling Assembly with Substrate Fluid-Proofing for Multi-Die Electronic Assemblies | |
| JPH05335454A (ja) | 電子機器の冷却装置 | |
| US20070200226A1 (en) | Cooling micro-channels | |
| JPS57103337A (en) | Heat transfer connecting device and manufacture thereof | |
| JPS61251159A (ja) | 半導体素子液冷モジユ−ル | |
| JPS6285449A (ja) | 半導体装置の冷却構造 | |
| JPH04372159A (ja) | 半導体装置の冷却装置及び冷却方法 | |
| JP2009206398A (ja) | 冷却モジュール及び複合実装基板 | |
| JPH0320070B2 (ja) | ||
| JP2605785B2 (ja) | 多層配線基板の冷却構造 | |
| JPH0534113Y2 (ja) | ||
| JPH037960Y2 (ja) | ||
| JP2002043488A (ja) | 浸漬液冷型のボード冷却構造及びこれを用いる半導体試験装置 | |
| JPH0365901B2 (ja) | ||
| JPH0342511B2 (ja) | ||
| JPS6159741A (ja) | 半導体素子の実装構造 | |
| JPH0273698A (ja) | 電源回路基板用冷却装置 | |
| JP2526970B2 (ja) | 集積回路パッケ―ジの冷却構造 |