JPS61251053A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61251053A
JPS61251053A JP9093485A JP9093485A JPS61251053A JP S61251053 A JPS61251053 A JP S61251053A JP 9093485 A JP9093485 A JP 9093485A JP 9093485 A JP9093485 A JP 9093485A JP S61251053 A JPS61251053 A JP S61251053A
Authority
JP
Japan
Prior art keywords
film
gas
layer
melting point
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9093485A
Other languages
English (en)
Inventor
Renpei Nakada
錬平 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9093485A priority Critical patent/JPS61251053A/ja
Publication of JPS61251053A publication Critical patent/JPS61251053A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術的分野〕 本発明は、半導体装置の製造方法に係り、特に高融点金
属よシなる電極・配線の形成方法に関する。
〔発明の技術的背景とその問題点〕
MO8集積回路では、ゲート電極および配線として多結
晶8iが多用されている。しかし多結晶Siは、燐(ト
)などの不純物をドープしても比抵抗が10 Ω個程度
しかならず%At等の金属膜に比べて抵抗が2桁も高い
。このため配線長の長い超大規模集積回路(VL8 I
 )においては抵抗による配線の遅延時間を短くシ、素
子の高速動作化のために多結晶8iに代わる低抵抗のゲ
ート電極および配線材料として、高融点金属が必要不可
欠である。高融点金属の形成方法としては、現在スパッ
タリング法が主流であるが、段差被覆性が良い。
汚染が少ない、形成した膜の密着性が良い等の理由によ
り、気相化学成長法(CVρ)による高融点金&膜の形
成法が望まれている。
ところが1例えば六弗化タングステン(WFa)ガスを
用いた気相成長法では、下地によるW成長量依存性(選
択性)があるためSi上のみ選択的にW膜を形成できる
反面、二酸化シリコン[(Si02)等の絶縁膜上には
形成しにくく電極および配線となる均一な金属薄膜形成
を困難なものにしていた。
、〔発明の目的〕 本発明は、上記の点に鑑み下地による金属の成長の選択
性を少なくシ、気相成長法によシ均一な金属膜全形成す
ること全可能とした半導体装置の製造方法を提供するこ
とを目的とする。
〔発明の概要〕
本発明者は、前述した金属膜の選択気相成長法について
種々実験した結果、堆積初期に起こるWFeガスとSi
基板との還元反応■)で生じるシリコン7フ化物(Si
Fx)が金属の選択成長を悪くする原因であることを見
い出した。
2WFa + 38i ’2憇時2W+ 38 i F
4↓・・・・・・■これはSi還元反応で生じた5iF
xがS i02等の絶縁膜上に吸着しやすく吸着した5
iFx上でWF6ガスとH2ガスの還元反応が起こ九W
膜の選択性を悪くしていることを明らかにした。さらに
W膜堆積初期に。
SiF4ガスを導入して高周波を印加し5iFxftプ
ラズマ解離することにより被処理基板上に5iFxの吸
着層を形成し、吸着層上でWF’6ガスとH2ガスの還
元反応を安定に行なうことによジ、W膜が成長しにくい
二酸化シリコン上にも均一な金属膜を形成できることを
確認した。
そこで本発明は上記知見に基づき気相成長法により高融
点金属薄膜を形成するに当って8iF4ガスをプラズマ
解離せしめることによJSiFxの中間層を被処理基板
上に形成し、高融点金属膜が成長しにくい下地に対して
も均一な高融点金属膜を形成できるように気相成長条件
を設定したことを特徴とする。
〔発明の効果〕
本発明によれば、高融点金属膜全形成しにくい二酸化シ
リコン、窒化シリコン膜上にも良質な高融点金属膜を形
成することができ段差被覆性が良く汚染の少ない接着力
が高い電極および配線を形成することができる。
〔発明の実施例〕
以下、本発明の実施例について図面を参照しなつ詳細に
説明する。第1図は本発明のタングステン(W)電極・
配置!!を用い九半導体装置の一実施例の断面図である
。11はシリコy (Si)基板、12は二酸化シリコ
ン(SiOz)膜等の絶縁膜、13は電極窓、15はW
電極および配線である。
次に本発明の係る製造方法を第2図(a)〜(b)の工
程順断面図を用いて説明する。第2図(a)に示すよう
にSi基板11に8i02”膜12’を所定パターンに
形成し、電極窓13を形成する。次に(b)の如く8i
F4ガスを反応管に導入し高周波コイルよシ凡そl(k
w)の高周波電力を印加し上記導入ガスをプラズマ解離
し、シリコン基板11全体に巣分子層以上の5iFx吸
着層14を形成する。5iFx吸着層14形成後、引き
続き反応管にWF6ガとH2ガスを導入しくC′)の如
く気相成長法により吸着層14上にW膜15を約500
OA形成する。吸着層14はW膜形成時W膜中に拡散す
る。この実験では吸着層14、W膜15の形成は拡散炉
タイプの減圧気相成長装置を用い反応室内の圧力Q、 
2 Torr基盤温度450℃とし吸着層形成はSiF
4ガス流量100CC/fnin高周波印加時間3分、
W膜形成はWF6ガス流量5 cc/fr1i n 、
 H2ガス流i 200CC/fnin 、堆積時間は
80分で行った。このあとは、通常の工程に従って進め
てよく、即ち、所定のパターンに従ってフォトエツチン
グを行い、上記W膜15を選択的に除去する工程を経て
第2図[d)に示すように所望のW電極・配線15が得
られる。このように本実施例によフ得られた半導体装置
は、8i02等の絶縁膜上にも密着性良く均一な膜を形
成できる。また1段差部においてもほぼ一様な厚土に形
成でき気相成長法による高融点金属電極・配置’を可能
とする。なお上記実施例は、W膜形成前に5iFx吸着
層を形成したものであるが、素子の平坦化のためにはS
i上のみに選択的にある膜厚のW膜を形成した後、5i
Fx吸着層を形成し、引き続き上記工程にしたがりてW
電極配線を形成した方がよい。
また上記実験データは、W膜全形成させた場合のもので
あるが六沸化モリブデン(MoF6)を用いてMO膜を
気相成長させた場合にも全く同様であった。更に上記一
実施例に示した反応圧及び流量温度は本発明を限定する
ものでなく、形成するW膜の厚さ等に応じて種々選択し
得るものである。
【図面の簡単な説明】
第1図は、本発明の実施例の方法によって形成させたW
t!極・配線を示す断面図、第2図(a)〜(d)は1
本発明の一実施例として配線の形成工程を示す工程断面
図である。 11・・・シリコン基板、  12・・・絶R膜、13
・・・電極窓。 14・・・吸着層、15・・・W膜。 (7317)  弁理士 則近憲佑(ほか1名)第1図 第2図

Claims (2)

    【特許請求の範囲】
  1. (1)シリコン基板上に電極および配線となる金属膜を
    気相成長させる工程を含む半導体装置の製造方法におい
    て、前記金属膜の気相成長工程は、シリコンフッ化物ガ
    スをプラズマ解離せしめることによりシリコンフッ化物
    の吸着層を被処理基板上に形成する工程と、形成した吸
    着層上に金属弗化物ガスと水素ガスを供給し金属膜を形
    成する工程を含むことを特徴とする半導体装置の製造方
    法。
  2. (2)前記金属フッ化物ガスは六弗化タングステンまた
    は六弗化モリブデンであることを特徴とする特許請求の
    範囲第1項記載の半導体装置の製造方法。
JP9093485A 1985-04-30 1985-04-30 半導体装置の製造方法 Pending JPS61251053A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9093485A JPS61251053A (ja) 1985-04-30 1985-04-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9093485A JPS61251053A (ja) 1985-04-30 1985-04-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61251053A true JPS61251053A (ja) 1986-11-08

Family

ID=14012275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9093485A Pending JPS61251053A (ja) 1985-04-30 1985-04-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61251053A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686355A (en) * 1994-10-27 1997-11-11 Sony Corporation Method for forming film of refractory metal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686355A (en) * 1994-10-27 1997-11-11 Sony Corporation Method for forming film of refractory metal

Similar Documents

Publication Publication Date Title
US4617087A (en) Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
US6309713B1 (en) Deposition of tungsten nitride by plasma enhanced chemical vapor deposition
JPH05211127A (ja) プラズマ強化化学気相成長法
JPH02218125A (ja) 半導体基板上に耐熱金属を選択的に堆積する方法
JPH07235502A (ja) 半導体装置の製造方法
JPH04233734A (ja) 弗素化窒化珪素を付着する方法
JP4955848B2 (ja) 電子素子用基板製造方法
JP3344205B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JPS61251053A (ja) 半導体装置の製造方法
JP3422345B2 (ja) タングステン膜の形成方法
JPH07114203B2 (ja) 半導体装置の製造方法
US6821874B2 (en) Method for depositing tungsten silicide film and method for preparing gate electrode/wiring
JPH05114698A (ja) 半導体装置の製造方法
JPH04111362A (ja) 薄膜トランジスタとその製造方法
JPH0393223A (ja) 半導体装置の製造方法
JPS61203652A (ja) 半導体装置の製造方法
JPH0432228A (ja) ドライエッチング方法およびこれを用いた半導体装置の製造方法
JP3243816B2 (ja) 絶縁膜の形成方法
JPH08283944A (ja) 高融点金属シリサイド膜の形成方法
JPH02185023A (ja) 選択気相成長方法
JPS587821A (ja) 金属とシリコンとの化合物層の形成方法
JP2732903B2 (ja) 半導体集積回路装置の電極配線の製造方法
JPS61198628A (ja) タングステン膜の選択成長方法
JPH05343354A (ja) 半導体装置の密着層及びメタルプラグ形成方法
JPH03263319A (ja) 成膜方法