JPS587821A - 金属とシリコンとの化合物層の形成方法 - Google Patents

金属とシリコンとの化合物層の形成方法

Info

Publication number
JPS587821A
JPS587821A JP10446081A JP10446081A JPS587821A JP S587821 A JPS587821 A JP S587821A JP 10446081 A JP10446081 A JP 10446081A JP 10446081 A JP10446081 A JP 10446081A JP S587821 A JPS587821 A JP S587821A
Authority
JP
Japan
Prior art keywords
gas
metal
compound
reduction
reaction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10446081A
Other languages
English (en)
Inventor
Toshifumi Takeda
敏文 竹田
Takeo Yoshimi
吉見 武夫
Hideo Sakai
秀男 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10446081A priority Critical patent/JPS587821A/ja
Publication of JPS587821A publication Critical patent/JPS587821A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Silicon Compounds (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、金属とシリコンとの化合物(以下。
メタルシリナイドと称する)層の形成方法に関するもの
である。
メタルシリサイド膜は、高集積度の高速MO8(Met
al Qxide 8emiconductor )等
のMI8(Metal  In5ulator Sem
1conductor ) ’IJメモリからなる半導
体集積回路装置(le)t−製造する上で、今後必要不
可欠となる材料であると考えられる・即ち、メタルシリ
サイド膜はポリシリコンとは違って高融点で低抵抗の材
料であるから。
MI8mメモリのゲート電極又は配線として用いられた
場合、例えばアクセスタイムの短縮が可能となり、メモ
リの性能向上に大いに寄与できるものと期待される。し
かも、高融点であるが故に。
不純物のドーピング及びその後の熱処理時に充分な耐熱
性を示し、製造プロセス上、有利な材料である。
こうしたメタルシリサイド膜な形成するための方法とし
ては、ジャーナル・オプ・バキユーム・サイ千ンス・テ
クノロジー17(4)1980の「す7ラクトリー・シ
リャイズ07オー・インチグレイティラド・サーキッツ
」に記載されたスパッタ法、高温処理法が知られている
。このスパッタ法によれば、金属とシリコンとを同時に
スパッタしてメタルシリサイド膜を形成し、また高温処
理法によれば、ポリシリコンWMを下地として形成した
後にその上に金属薄膜を形成し、高温での熱処理でメタ
ルシリサイド化している。しかしながら。
本発明者が検討を加えた結果、スパッタ、法においては
不純物の混入等が避けられず、また高温処理法では膜厚
や組成を制御し難い上にポリシリコン膜形成のための工
41を追加する必要があって、いずれも満足すべきもの
ではないことが分った。
従って1本発明の目的は、純度が良好で膜厚及び組成の
制御性の良いメタルシリサイド層を作業性良く形成でき
る方法【提供することにある。
この目的を達成するために、本発明によれば。
金属ハロゲン化物の還元反応とシリコン化合物の分解反
応とを気相にて同時に行わせ、純度良好で良質の薄膜の
形成が可能ないわゆるCVD(化学気相成長技術)Kよ
って一工程のみでメタルシリサイドl[な形成するよう
にしたものである。
本発明で使用可能な上記金属ハロゲン化物としテハ、M
oC4,、Ta06w  v WCJa e T I 
CJ4 *MoF、、WF、等が挙げられる。これらは
いずれも、特に水素によって金属単体(Mo、Ta、W
、Ti等)KR元され得るものであって、この高融点の
金属単体がシリコン化合物の同時熱分解で析出するシリ
コンと反応し、所望のメタルシリサイドを生成するので
ある。
シリコンの供給源であるシリコン化合物としては、5i
CJj、  、SiH,CJ、 、8iH4等が使用可
能である。これらのシリコン化合物は実際にはAr。
N1等の不活性ガスで希釈化されて供給されるが。
その希釈後の濃度は、5I(4,では50憾程度であっ
てよいが、8iH4の場合には金属ハロゲン化合物に比
べて反応速度が非常に速いために充分に希釈化する必要
があり、通常はlO〜l OOppmの濃度で供給する
のがよい。
本発明の方法による気相反応の反応温度は500C以上
にするのが望ましい。即ち、この温度範囲では上記の金
属単体とシリコンとの化学反応が良好に進行して、目的
とするメタルシリサイドが確実に生成されるからである
。しかし反応温度が5000より低くなると、金属単体
とシリコンとが単に夫々析出したままであって相互間の
反応が生じ難くなる。なお、本発明の方法で得られたメ
タルシリサイドは実際には1例えばMoSi、 、Mo
8i。
Mo8i、が混在したものとなっているが、これらのメ
タルシリサイドの化学量論比は反応ガスの流量比によっ
て制御することができる。
本発明の方法による気相反応の反応式な例示すると、次
の通りである。
MoCJ、+28iH1αe*+5/2H*→Mo8i
、↓+9HCJ↑ MoCJl、 +28iH4+H。
−e Mo S i 1↓+5HCJj+572H,↑
これらの反応において、特に金属・・ロゲン化物の還元
反応は5次式で例示される。
これを総合的に示すと。
MoeJ、+5/2H,→Mo↓+5HCJとなる0こ
の還元反応は470.C以上の温度で充分に進行する。
なおこの金属ハロゲン化物は固体であるから、ガスとし
て供給するためにヒータで加熱してガス状にする必要か
ある。
次に、本発明の方法な実施するための反応装置の一例な
第1図に示す。
この反応装置によれば、ペルジャー1に接続した3つの
配管2,3.4から、還元用の水素ガス。
シリコン化合物ガス(8iC右 、19iH,αh 又
は大幅に希釈した5iH4)、昇華させた金属塩化物の
ガスを夫々供給する。その供給方式として第2図に示す
ように、金属塩化物の容器5f:ヒータ(図示せず)に
よって周囲から例えば90DK加熱して金属塩化’l1
ljIな昇華させ、これを配管6からのキャリアガス(
例えばAr )によって上記ペルジャーlへの配管7へ
送り込むようにしてよい0また。シリコン化合物ガスの
方は、容器8内に液状に収容され、これを加熱し配管9
からのキャリアガス(例えばAr  )によって上記配
管7へ送出することができる0なお、流量針や調節パル
プは図示省略したが、−例として、金属塩化物ガスの供
給量は人r流量に換算してl〜3 JJ / m l 
nであってよく、また還元用の水素ガス流量は24形/
minであってよい。一方、ペルジャーl内では。
中央部にガス通過口10t’有するサセグ、り11上に
半導体基板(例えばシリコン基板)12が載置され、ま
た通過口10下に配さた筒状の支軸13の周囲において
は高層lIl加熱コイル14が設けられている。この加
熱コイル14にはペルジャー外部の高周波電源からの高
周波電流を通すことによって、半導体基板12を所望の
反応温度(500C以上、%に500cm1000C>
WC1lQ熱Tルよう和なっている。また、15は反応
生成ガス及び未反応ガスな導出するための排気管である
0以上に説明した方法によって、半導体基板上に例えば
1500〜3000Xの膜厚のメタルシリサイド膜、例
えばMo5−51を成長させることができる0この場合
、上述したように、メタルシリサイド膜の形成は金属塩
化物ガス及びシリコン化合物ガスの気相での還元及び分
解反応による化学反応(CVD)に基くために、従来の
スパッタ法に比べて不ls物の混入を著しく少なくでき
、純度の良い薄膜が得られ、更に膜の被着性及びカバレ
ジも良好となる。また、気相での反応に際し、反応ガス
の流量比を適切に決めることKよって成長するメタルシ
リサイド膜の膜厚や組成な容易にコントロールでき、従
来の高温処理法での問題点も解消できる。一工程でメタ
ルシリサイド膜が祷られることから、従来の高温処理法
よりも工楊数が減ることになる。これは、作業性や生産
効率の面から非常に有意義である。
次に、本発明の方法を高集積度の高速メモリ、例えばM
II型ダイナミックl’lAM[適用した例を第3図に
示す。この図では、f’tAMのメモリセルのトランス
ミッシ■ンゲートとしてのMI 5FET部のみが示さ
れているが、その記憶保持用のMISFET部や、メモ
リアレイの周辺回路素子部も同様に適用されるのでそれ
らの説明は省略している。
まず第3A図のように、P型シリコン基板11の一主面
に公知の選択酸化技術によって素子分離用のフィールド
S joz N 16を成長せしめた債、耐酸化マスク
(窒化シリコン膜)及び下地の薄いS10!膜を夫々エ
ツチングで除去し、更にこの除去領域に酸化性雰囲気中
での熱処理によってゲート酸化膜17%:形成する。
次いで第3B図のよ5K、上述した方法を適用して高融
点金属とシリコンとの化合物を気相成長させ、全面に例
えばMo8i、膜1Bを被着する。
次いで第3C図のように、Mo8i、膜181に公知の
フォトエツチングによってパタ′−ニングし。
高速の信号臥違機能が要求されるMo8i、のワード1
i19な形成する。しかる後に、全面にリン又は砒素の
イオンビーム20を照射し、ワード4119及びフィー
ルド8iQ、膜16が存在しない領域のゲート酸化膜1
7に一通して基板11にイオン打込みを行なう。モして
熱処理によって打込み不純物な引伸ばし拡散してソース
又はドレイン領域となるN+型牛導体領域21.22を
夫々形成する。
次いで第3D図のように、(4Dによって全面にリンシ
リケートガラス属23を被着せしめ、公知のフォトエツ
チングによってコンタクトホール24t−形成した後、
例えば公知の真9蒸着技術によってアルミニウムな全面
忙付着させ、更に公知のフォトエツチングによってアル
ミニウムのデータ線25VCパターニングする。そして
、更にファイナルパッジベージ曹ン膜等を施して、ダイ
ナミックaAMIcを完成させる。
以上、本発明を説明したが、上述した例は本発明の技術
的思想に基いて更に変形が可能である。
例えば、各反応ガスの供給方式や反応条件は種々に選択
しCよいし、反応装置の構造も上述のものに限定される
ことはない。また、本発明の方法で形成されるメタルシ
リサイド膜下に下地として通常のポリシリコン膜な薄く
形成してもよい。この場合、ポリシリコン膜はメタルシ
リサイドを形成するためのものではなく、例えばゲート
電極を他の拡散領域にダイレクトコンタクト方式で接続
する必要がある場合において、その界面での電気的特性
を向上させる作用な有している。従って、この場合も上
層のMo8i、層はあくまで本発明による気相反応によ
って形成されることには変りがない。また、このMo8
i、層はイオン打込みだけでなく不純物拡散時に一定の
マスク作用も有しているから、上述の如きソース又はド
レイン、領域をセルファライン(自己整合的)に形成す
るのに寄与している。なお、本発明はRAMI(、’に
限ることなく、半導体基板上にメタルシリサイドM’l
t設けた種々のデバイスに適用可能である。
【図面の簡単な説明】
図面は本発明を例示するものであって、a!1図は気相
反応装置の概略断面図、第2図は反応ガスの供給機構の
断面図、第3人図〜第3D図はFLAMICのメモリセ
ルな構成するトランスミツシーンゲート部の作成工程t
−順次示す各断面図である。 なお、図面に用いられている符号において、11はサセ
プタ、12は半導体基板(ウェハ)、14は高周波加熱
コイル、19はMo8i、のワード線、25はアルミニ
ウムのデータ線である。 第  1  図 第3C図 A

Claims (1)

    【特許請求の範囲】
  1. 1、金属ハロゲン化物の還元反応とシリコン化合物の分
    解反応とを気相にて同時に夫々行わせ、これによって金
    属とシリコンとの化合物を基体上に成長させることな4
    I黴とする、金属とシリコンとの化合物層の形成方法。
JP10446081A 1981-07-06 1981-07-06 金属とシリコンとの化合物層の形成方法 Pending JPS587821A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10446081A JPS587821A (ja) 1981-07-06 1981-07-06 金属とシリコンとの化合物層の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10446081A JPS587821A (ja) 1981-07-06 1981-07-06 金属とシリコンとの化合物層の形成方法

Publications (1)

Publication Number Publication Date
JPS587821A true JPS587821A (ja) 1983-01-17

Family

ID=14381201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10446081A Pending JPS587821A (ja) 1981-07-06 1981-07-06 金属とシリコンとの化合物層の形成方法

Country Status (1)

Country Link
JP (1) JPS587821A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817615A (ja) * 1981-07-13 1983-02-01 フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン 金属シリサイドを形成するための金属とシリコンとの低圧力cvd共付着法
JPS61250172A (ja) * 1985-04-25 1986-11-07 Fujitsu Ltd タングステンシリサイド膜の成長方法
US4684542A (en) * 1986-08-11 1987-08-04 International Business Machines Corporation Low pressure chemical vapor deposition of tungsten silicide
JP2009249277A (ja) * 2008-04-03 2009-10-29 Qinghua Univ 鉄シリサイドナノワイヤの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817615A (ja) * 1981-07-13 1983-02-01 フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン 金属シリサイドを形成するための金属とシリコンとの低圧力cvd共付着法
JPS61250172A (ja) * 1985-04-25 1986-11-07 Fujitsu Ltd タングステンシリサイド膜の成長方法
US4684542A (en) * 1986-08-11 1987-08-04 International Business Machines Corporation Low pressure chemical vapor deposition of tungsten silicide
JP2009249277A (ja) * 2008-04-03 2009-10-29 Qinghua Univ 鉄シリサイドナノワイヤの製造方法
US8119089B2 (en) 2008-04-03 2012-02-21 Tsinghua University Method for manufacturing iron silicide nano-wires

Similar Documents

Publication Publication Date Title
US4617087A (en) Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
US5512519A (en) Method of forming a silicon insulating layer in a semiconductor device
US4923715A (en) Method of forming thin film by chemical vapor deposition
CN110731003A (zh) 含钼的低电阻率的膜
US4504521A (en) LPCVD Deposition of tantalum silicide
US4501769A (en) Method for selective deposition of layer structures consisting of silicides of HMP metals on silicon substrates and products so-formed
JPS60200966A (ja) 複合被膜
JPS6333569A (ja) 金属薄膜の製造方法
US6376340B1 (en) Methods for forming polycrystalline silicon film
JPS587821A (ja) 金属とシリコンとの化合物層の形成方法
JP3422345B2 (ja) タングステン膜の形成方法
JPS587864A (ja) 半導体装置及びその製造方法
JP2650530B2 (ja) 半導体装置製造用気相反応装置
KR0161889B1 (ko) 반도체장치의 배선 형성방법
JPS63282274A (ja) 化学的気相成長装置およびその使用方法
JPH03205830A (ja) 半導体装置及び多結晶ゲルマニウムの製造方法
KR19990086355A (ko) 화학기상증착법에 의한 코발트다이실리사이드콘택 형성방법
JPS587865A (ja) 金属とシリコンとの電気的に安定な化合物層の形成方法
JPS61198628A (ja) タングステン膜の選択成長方法
US20070254451A1 (en) Process for forming a silicon-based single-crystal portion
JPH03170676A (ja) 薄膜形成装置
JPH0963955A (ja) 成膜装置、成膜方法および単結晶膜の製造方法
JPS6376875A (ja) 気相成長法
JPH0530055B2 (ja)
JPS61250172A (ja) タングステンシリサイド膜の成長方法