JPS587865A - 金属とシリコンとの電気的に安定な化合物層の形成方法 - Google Patents

金属とシリコンとの電気的に安定な化合物層の形成方法

Info

Publication number
JPS587865A
JPS587865A JP10445881A JP10445881A JPS587865A JP S587865 A JPS587865 A JP S587865A JP 10445881 A JP10445881 A JP 10445881A JP 10445881 A JP10445881 A JP 10445881A JP S587865 A JPS587865 A JP S587865A
Authority
JP
Japan
Prior art keywords
metal
silicon
metal silicide
gas
reaction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10445881A
Other languages
English (en)
Inventor
Toshifumi Takeda
敏文 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10445881A priority Critical patent/JPS587865A/ja
Publication of JPS587865A publication Critical patent/JPS587865A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、金属とシリコンとの電気的に安定な化合物層
の形成方法に関するものである。
金属(illえばMo)とシリコンとの化合物(以下、
メタルシリサイドと称する)からなるメタルシリサイド
lIは、高集積度の高速MO8(MetalQxjde
  Semiconductor )等のMI8(Me
talInsulator Sem1conducto
r)型メモリからなる半導体集積回路装置(IC)を製
造するよで、今後必要不可欠となる材料であると考えら
nる。
即ち、メタルシリサイド膜(丁ボリシ11コツとは違っ
て高融点で低抵抗の材料であるρ・ら、MIS型メ子メ
モリート電極又は配線として用いられた場合、例えばア
クセスタイムの短縮が可能となり、メモリの性能向上に
大いに寄与できるものと期待される。しかも、高融点で
あるが故に、不純物のドーピング及びその後の熱処理時
に充分な耐熱性Y示し、製造プロセス上、有利な材料で
ある。
しかしながら、このようなメタルシリサイド膜は上記の
優rtた緒特性ン育している反面、電気的な安定性及び
シリコン基板とのコンタクト特性に間組があることが指
摘さnている〔半導体技術セミナー(昭和55年)で報
告さnた[ドープドシリサイドゲート技術]〕。同報告
で述べらrている方法によtば、上記の間I!ヲ解決す
るために、金属とシリコンとン同時にスパッタすると共
にホスフィンガス(PHs)Y同時に導入することによ
って、リンン含有するリンドープトメfルシリサイド膜
を形成している。即ち、このメタルシリサイド膜中のリ
ンによってM18PETのしきい値電圧Vthが安定と
なり、メタルシリサイドゲートが電気的に安定化すると
されている。また、す7が熱M理時に基板側へ拡散して
メタル’/ I) tイド−基板間の接触抵抗を小さく
し、良好なコンタクトが得られることも述べらnている
本発明者は、このリンドープドメタルシリサイドについ
て検討を加えたところ、上記の方法はスパッタ法による
ために、望FL<ない不純物の混入が避けらnず、シリ
サイド膜の純度が悪くなることが4III明した。しか
もこれに加えて、スパッタ法虻よるメタルシリサイド膜
は%に基板上の段差部分に対する被覆性(ステップカバ
レジ)が悪く、被着性が不充分であることも判明した。
従って、本発明の目的は、上記の如きスパッタ法ニヨる
場合に比べて純度及びステップカバレジが良好なメタル
シリサイド層を作業性良(形成できる方法を提供するこ
とにある。
この目的を達成するために、本発1j11によnば、金
属ハロゲン化物の、115E−反応、シリコン化合物及
び不純物の化合物の分解反応を基体上で気相にて同時に
行わせ、純度良好で良貧の薄膜の形成が可能ないわゆる
CVD(化学的気相成長技術)によって、一工程のみで
電気的安定性を付与する不純物ン含有したメタルシリサ
イド(以下、ドープドメタルシリサイドと称する)膜を
形成するようにしたものである。つまり、本発明の方法
は、ドープドメタルシリサイドを各反応ガスの気相化学
反応に基いて形成するものであるから、その反応による
金属とシリコンとの化合物か選択的ρ・っ均一に析出し
て高純度で被着性の良い膜が得らnると共に、気相から
所望の不純物を上記化合物の膜中忙同時にドープするこ
とができる。更に、気相化学反応時の反応ガスの流量比
ン適切に決めることによっ【、成長したドープドメタル
シリサイドの膜厚や組成な容易にコントロールできる。
本発明で使用可能な上記金属ハロゲン化物としては、M
oCa、、TaCa、、WCh6.’rici、。
MoF@、WF・等が挙げられる。これらは〜・ずnも
、特忙水素によって金属単位(Mo、Ta、W、Tj等
)KR元され得る1のであって、この高融点の金属単体
がシリコン化合物の同時熱分解で析出するシリコンと反
応し、所望のメタルシリサイドを生成するのである。
シリコンの供給源であるシリコン化合物としては+ 5
ick、、別H1αh、別H4等が使用可能である。こ
れらのシリコン化合物は実際にはAr、 N。
等の不活性ガスで希釈化されて供給されるが、その希釈
後の濃l!は、8iCJ、では50−1度であってよい
が、8iH,の場合には金属・・ロゲン化物に比べて反
応速度が非常に速いために充分に希釈化する必要があり
、通常は110−1O0ppの濃度で供給するのがよい
また、メタルシリサイドに電気的安定性を付与する不純
物kl 17ン(P)、砒素(As)等であってよ(、
こnらはホスフィン(PH,)、アルシン(AsH,)
等の形で反応ガスとして供給される。
本発明の方法による気相反応の反応温度は500℃以上
が望ましい。即ち、この温度範囲では上記の金属単体と
シリコンとの化学反応が良好に進行して、目的とするメ
タルシリサイドが確実に生成されるからである。しかし
反応温度が500℃より低くなると、金属単体とシリコ
ンとが単に夫々析出したfまであって相互間の反応が生
じ難くなる。なお、本発明の方法で得らnたメタルシリ
サイドは実際には、例えばMo8i1 、 Mo8i、
 Mo8i。
が混在したものとなっているが、こnらのメタルシリサ
イドの化学量論比は反応ガスの流量比によって制御する
ことができる。
本発明の方法による気相反応の反応式を例示すると、次
の通りである。
MoCJ、 +28iH,C4g +5/2H,+PH
→Mo8it↓十P↓+9 H(4↑+3/2H,↑M
oCぷs +zstH4+H,十PH。
−+Mo8i@↓+P↓+5HCJ↑+4H!↑これら
の反応において、特に金属ハロゲン化物の還元反応は、
次式で例示される。
MoCg、 ”j MoCJ3. ’4 Mock@ 
町Mocg、 −Mo↓ これt総合的に示すと、 MoC−e@ +5/2H1−+Mo↓+5HC7とな
る。この還元反応は470℃以上の温度で充分に進行す
る。なおこの金属ハロゲン化物は固体であるから、ガス
として供給するためにヒータで加熱してガス状にする必
要がある。
次に、本発明の方法を実施するための反応装置の一例1
第1図に示す。
、この反応装置によれば、ベルジ今−IK接11eした
4つの配管2,3,4,5から、還元用の水素ガス、シ
リコン化合物ガス(8ice、 、 8 iHl 0)
又は大幅に希釈した8iH,)、昇華させた金属塩化物
のガス、PHs又はASHsY夫々供給−f4゜その供
給方式として第2図に示すように、金属塩化物の容器1
5馨ヒータ(図示せず)Kよって周囲から例えば90℃
に加熱して金属塩什物を昇華させ、これl配管6からの
キャリアガス(例えばAr )Kよって上記ベルジ々−
1への配管7へ送り込むよう和してよい。また、シリコ
ン化合物ガスの万は、容器18内に液状に収容され、こ
rtv加熱し、配管9からのキャリアガス(例えばAr
)によって上記配管7へ送出することができる。なお、
PH,−?ASH3は気体であるから、適当な容器から
調節して供給する。なお、流量計や調節バルブは図示省
略したが、−例として、金属塩化物ガスの供給量はAr
流量に換算して1〜37/minであってよ(、PH,
又はAsH,の供給量は200cc/minであってよ
く、また還元用の水素ガス流量は24−e/minであ
ってよい。−万、ペルジャー1内では、中央部[、[ス
通過口10を有するサセプタ11上に半導体基板(例え
ばシリコン基板)12が載置され、また通過日10下に
配さfた筒状の支軸13の周囲においては高周波加熱コ
イル14が設けらnている。この加熱コイル14にはペ
ルジャー外部の高周波電源からの高周波電流を通すこと
Kよって、半導体基板12を所望の反応温度(400℃
以上、qlK 470℃〜1000℃)K加熱するよう
Kなっている。また、8は反応生成ガス及び未反応ガス
を導出するための排気管である。
以上に説明した方法によって、半導体基板上忙例えば1
500〜3000Aの膜厚のリン又は砒素ドープドメタ
ルシリサイド膜、例えばMo8i、膜を成長させること
ができる。この場合、上述したように、ドープドメタル
シリサイド膜の形成は金属塩化物ガス及びシリコン化合
物ガス、不純物の化合物ガスの気相での還元及び分解反
応による化学反応(CVD)K基くために、従来のスパ
ッタ法に比べて不純物の混入を着しく少なくでき、純度
の良い薄膜が得らn、更に膜の被着性及びカバレジも良
好となる。また、気相での反応に際し、反応ガスの流量
比を適切に決めることKよって成長するドープドメタル
シリサイド膜の膜厚や組成を容易にコントロールできる
。こnに加えて、比較的低温でのCVDKよって一工程
でドープドメタルシリサイド膜が得られることから、工
程数が少なく、作業性や生産効率の面から非常KN意義
である。
本発明の方法で形成されたドープドメタルシリサイド膜
は、メタルシリサイド本来の優れた高融点性(耐熱性)
及び低抵抗性を有している上に、リン等の不純物の含有
によって特にメタルシリサイドゲートの電気的特性が安
定化し、熱処理時忙半導体重板側へ拡散してメタルシリ
サイド膜のコンタクト性が良好となる等の効果が期待で
きる。
次に、本発明の方法を高集積度の高速メモリ、例えばM
IS型ダイナミックR,AMに適用しに例を第3図に示
す。この図では、RAMのメモリセルのトランスミッシ
lンゲートとしてのMl 5PET部のみが示されてい
るが、その記憶保持用のMISFET部や、メモリアレ
イの周辺回li!ilL子部も同様に適用されるのでそ
れらの説明は省略している。
まず第3A図のように、P型シリコン基板11の一生面
に公知の選択酸化技術によって素子分離用のフィールド
810.ll116を成長せしめた後、耐酸化マスク(
窒化シリコン膜)及び下地の薄い8iQ、膜を夫々エツ
チングで除去し、更にこの除去領域に酸化性雰囲気中で
の熱処flAKよってゲート酸化膜17を形成する。
次いで第3B図のように、上述した方法を適用し、リン
を含みかつ高融点金属とシリコンとの什酋物を気相成長
させ、全面K例えばリンドープドMo8i、膜28を被
着する。
次いで累3C図のように、Mo8i、ll[28を公知
のフォトエツチングによってパターニングし、高速の傷
号伝達機能が要求さnるリンドープドMoS i。
のワード1119を形成する。しかる後に、全面にリン
又は砒素のイオンビーム2oを照射し、ワード−19及
びフィールド81Q、J[16が存在しない領域のゲー
ト酸化M17を通して基板11にイオン打込みを行なう
。そして熱処理によって打込み不純物を引伸ばし拡散し
てソース又はドレイン領域となるN+溜半導体領域21
.22を夫々形成する。
次いで第3D図のように、CVDによって全面にりンシ
リケートガラスj[23を被着せしめ、公知のフォトエ
ツチングによってコンタクトホール24を形成した後、
例えば公知の真空蒸着技術によってアルミニウムを全面
に付着させ、更に公知のフォトエツチングによってアル
ミニウムのデーイナルバッシベーシ璽ン膜等を施して、
ダイナミックRAMICを完成させる。
以上、本発明を説明し1こが、上述した例は本発明の技
術的思Rvc基いて更に変形が可能である。
例えば、各反応カスの供給方式や反応条件は種々に選択
してもよいし、反応装置の構造も上述のものに限ずされ
ることG丁ない。また、本発明の方法で形成さnるドー
プドメタルシリサイド膜下に下地として通常のポリシリ
コン膜を薄く形成してもよい。この場合、ポリシリコン
膜はメタルシリサイドを形成するためのものではなく、
例えばゲート電極を他の拡散領域にダイレクトコンタク
ト方式で接続する必要がある場合においてその界面での
電気的特性を向上させる作用を肩している。従って、こ
の場合も上層のドープドMoSi、層はあ(まで本発明
による気相反応によって形成さrることKは変りがない
。また、このドープドMoSi。
層を丁イオン打込みだけ・でなく不純物拡散時に一足の
マスク作用も有しているから、上述の如きソース又はド
レイン領域をセルファライン(自己整合的)に形成する
のに寄与している。なお、本発明はRAMIC’に限る
ことな(、中導体基板上にビー1トメタルシリサイド膜
を設けた穫々のデバイスに適用可能である。
【図面の簡単な説明】
図面は本発明を例示するものであって、第1図は気相反
応装置の概略断面図、@2図は反応ガスの供給機構の断
面図、@3A図〜@3D図はRAMICのメモリセルを
構成するトランスミッシ嘗ンゲート部の作成工程を順次
示す各断面寵である。 なお、図面に用いられている符号において、11はサセ
プタ、12は半導体基板(ウェー・〕、14は高周波加
熱コイル、19はリンドープドMoSi。 のワードl、25はアルミニウムのデータ線である。

Claims (1)

    【特許請求の範囲】
  1. 1、金属ハロゲン化物の還元方法と、シリコン化合物の
    分解反応と、電気的安定性を付与する不純物の化合物の
    分解反応とを気相にて同時に夫々行わせ、こrLによっ
    て前記不純物を含有しかつ金属とシリコンとの反応生成
    物である化合物を基体上に成長させることを特徴とする
    、金属とシリコンとの電気的に安定な化合物層の形成方
    法。
JP10445881A 1981-07-06 1981-07-06 金属とシリコンとの電気的に安定な化合物層の形成方法 Pending JPS587865A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10445881A JPS587865A (ja) 1981-07-06 1981-07-06 金属とシリコンとの電気的に安定な化合物層の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10445881A JPS587865A (ja) 1981-07-06 1981-07-06 金属とシリコンとの電気的に安定な化合物層の形成方法

Publications (1)

Publication Number Publication Date
JPS587865A true JPS587865A (ja) 1983-01-17

Family

ID=14381154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10445881A Pending JPS587865A (ja) 1981-07-06 1981-07-06 金属とシリコンとの電気的に安定な化合物層の形成方法

Country Status (1)

Country Link
JP (1) JPS587865A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231091A (ja) * 1994-02-17 1995-08-29 Nec Corp 半導体装置の製造方法
US5837605A (en) * 1995-03-08 1998-11-17 Samsung Electronics Co., Ltd. Manufacturing method of transistors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231091A (ja) * 1994-02-17 1995-08-29 Nec Corp 半導体装置の製造方法
US5837605A (en) * 1995-03-08 1998-11-17 Samsung Electronics Co., Ltd. Manufacturing method of transistors

Similar Documents

Publication Publication Date Title
US5654237A (en) Method of manufacturing semiconductor device
KR900007686B1 (ko) 선택적으로 산화된 실리콘 기판상에 에피택셜 실리콘층과 다결정 실리콘층을 동시에 성장시키는 기상 증착방법
US7443032B2 (en) Memory device with chemical vapor deposition of titanium for titanium silicide contacts
US5227329A (en) Method of manufacturing semiconductor device
US4540607A (en) Selective LPCVD tungsten deposition by the silicon reduction method
EP0363944A1 (en) Method of manufacturing a semiconductor device having a silicon carbide layer
US5425392A (en) Method DRAM polycide rowline formation
JPH0282575A (ja) 半導体装置およびその製造方法
JPS592187B2 (ja) 導電層間に絶縁物を形成する方法
JP2947828B2 (ja) 半導体装置の製造方法
JP3193402B2 (ja) 半導体装置の製造方法
JPS587865A (ja) 金属とシリコンとの電気的に安定な化合物層の形成方法
US5319231A (en) Insulated gate semiconductor device having an elevated plateau like portion
KR100296117B1 (ko) 화학기상증착법에의한코발트다이실리사이드콘택형성방법
JPH0368133A (ja) 固相拡散方法
JPS587821A (ja) 金属とシリコンとの化合物層の形成方法
JPS587864A (ja) 半導体装置及びその製造方法
JPH08139311A (ja) 半導体装置およびその製造方法
JPS63282274A (ja) 化学的気相成長装置およびその使用方法
JPH07111253A (ja) シリサイド形成方法および半導体装置の製造方法
JPS61256672A (ja) 半導体装置の製造方法
JPS6213051A (ja) 半導体装置の製造方法
JPH032950B2 (ja)
JPH02256248A (ja) 薄膜半導体素子の製造方法
JPH0414188B2 (ja)