JPS61250876A - デ−タセパレ−ト回路 - Google Patents
デ−タセパレ−ト回路Info
- Publication number
- JPS61250876A JPS61250876A JP9337185A JP9337185A JPS61250876A JP S61250876 A JPS61250876 A JP S61250876A JP 9337185 A JP9337185 A JP 9337185A JP 9337185 A JP9337185 A JP 9337185A JP S61250876 A JPS61250876 A JP S61250876A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- dropout
- circuit
- modulation signal
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はデータセパレート回路に関し、更に詳細には、
光デイスクメモリ装置等に適用され、ディスク上に書き
込まれた情報を読み出す際に、読み出し信号に含まれる
ビット同期を取るためのクロック成分を抽出し、読み出
された変調信号の復調を行うデータセパレート回路に関
するものである。
光デイスクメモリ装置等に適用され、ディスク上に書き
込まれた情報を読み出す際に、読み出し信号に含まれる
ビット同期を取るためのクロック成分を抽出し、読み出
された変調信号の復調を行うデータセパレート回路に関
するものである。
（従来の技術）
従来のフロッピーディスク駆動装置におけるデータセパ
レート回路の構成は、例えば雑誌「インタフェースＪ
１９８３年５月号、Ｐ、１７３−１７４． Ｐ、１８Ｂ
−１１１１１、Ｐ、１１３６に示されている。以下この
ような従来のデータセパレート回路について第３図に基
づき説明する。
レート回路の構成は、例えば雑誌「インタフェースＪ
１９８３年５月号、Ｐ、１７３−１７４． Ｐ、１８Ｂ
−１１１１１、Ｐ、１１３６に示されている。以下この
ような従来のデータセパレート回路について第３図に基
づき説明する。
８３図においてデータセパレート回路は、フロッピーデ
ィスクからの読出変調信号１０１を入力とし、復調信号
１０２を出力とする。読出変調信号１０１はフロッピー
ディスク上の磁気記録を磁気ヘッドで検出し、信号処理
回路によって２値化したディジタル信号である。このデ
ータセパレート回路は主に、３つの部分に分けることが
できる。
ィスクからの読出変調信号１０１を入力とし、復調信号
１０２を出力とする。読出変調信号１０１はフロッピー
ディスク上の磁気記録を磁気ヘッドで検出し、信号処理
回路によって２値化したディジタル信号である。このデ
ータセパレート回路は主に、３つの部分に分けることが
できる。
すなわち、読出変調信号１０１に含まれるセルフクロッ
クを抽出するためのフェーズロックループ（以下ＰＬＬ
と記す。） ＰＬＬを読出変調信号１０１に含まれる同
期信号に同期してロックさせるための同期部、および抽
出されたセルフクロックを基に復調を行う復調部である
。
クを抽出するためのフェーズロックループ（以下ＰＬＬ
と記す。） ＰＬＬを読出変調信号１０１に含まれる同
期信号に同期してロックさせるための同期部、および抽
出されたセルフクロックを基に復調を行う復調部である
。
ＰＬＬは第３図において、時間遅れ回路１０３９位相比
較回路１０４．ループフィルタ １０５．電圧制御発振
器１０Ｂおよび分周回路１０７からなり、同期部は同期
信号検出回路１０８．ゲイン切換回路１０９を主な構成
要素とする。また復調部は復調回路１１０からなる。
較回路１０４．ループフィルタ １０５．電圧制御発振
器１０Ｂおよび分周回路１０７からなり、同期部は同期
信号検出回路１０８．ゲイン切換回路１０９を主な構成
要素とする。また復調部は復調回路１１０からなる。
第４図にフロッピーディスクから読み出される信号の基
本的なフォーマットを示す。ディスクの１回転毎に検出
される“’ ＩＮＤＥＸ”信号を周期として、フォーマ
ットには“’ＧＡＰ”、 ”５ＹＮＣ” 、 ”Ｉｎ
ＤＡＴＡ”、 ”ＵＳＥＲ’Ｓ ＤＡＴＡ ”等が基
本的な構成要素として含まれる。”ＧＡＰ”はデータの
書き込みを再度行うだめの回転変動分吸収領域、″“５
ＹＮＣ”はＰＬＬのロックをかけるための基準信号の領
域、ＩＤＤＡＴＡ ”はトラック番号、セクタ番号等の
データを記録するための領域、ＵＳＥＲ’Ｓ ＤＡＴＡ
”はユーザーのデータを記憶する領域である。
本的なフォーマットを示す。ディスクの１回転毎に検出
される“’ ＩＮＤＥＸ”信号を周期として、フォーマ
ットには“’ＧＡＰ”、 ”５ＹＮＣ” 、 ”Ｉｎ
ＤＡＴＡ”、 ”ＵＳＥＲ’Ｓ ＤＡＴＡ ”等が基
本的な構成要素として含まれる。”ＧＡＰ”はデータの
書き込みを再度行うだめの回転変動分吸収領域、″“５
ＹＮＣ”はＰＬＬのロックをかけるための基準信号の領
域、ＩＤＤＡＴＡ ”はトラック番号、セクタ番号等の
データを記録するための領域、ＵＳＥＲ’Ｓ ＤＡＴＡ
”はユーザーのデータを記憶する領域である。
次に従来のデータセパレート回路の動作について説明す
る。当該データセパレート回路に読出変調信号１０１が
入力すると、同期信号検出回路１０８によって、第４図
の信号フォーマット中の“５ＹＮＣ”が検出され、ＰＬ
Ｌのゲイン切換回路１０９によってＰＬＬのゲインは“
′大”の状態になる。この状態においてＰＬＬのループ
は瞬時に“５ＹＮＣ”信号に同期しロックする。すなわ
ち、読出変調信号１０１および電圧制御発振器１０Ｇの
出力を分周回路１０７で分周した信号は位相比較回路１
０４に入力され、その出力はループフィルタ １０５を
経て、電圧制御発振器１０Ｂに入力されるフィードバッ
クループを形成し、読出変調信号１０１と分周回路１０
７の出力周波数が一致し、その結果分周回路１０７の出
力信号が読出変調信号１０１に含まれる“’５ＹＮＣ”
に同期する。
る。当該データセパレート回路に読出変調信号１０１が
入力すると、同期信号検出回路１０８によって、第４図
の信号フォーマット中の“５ＹＮＣ”が検出され、ＰＬ
Ｌのゲイン切換回路１０９によってＰＬＬのゲインは“
′大”の状態になる。この状態においてＰＬＬのループ
は瞬時に“５ＹＮＣ”信号に同期しロックする。すなわ
ち、読出変調信号１０１および電圧制御発振器１０Ｇの
出力を分周回路１０７で分周した信号は位相比較回路１
０４に入力され、その出力はループフィルタ １０５を
経て、電圧制御発振器１０Ｂに入力されるフィードバッ
クループを形成し、読出変調信号１０１と分周回路１０
７の出力周波数が一致し、その結果分周回路１０７の出
力信号が読出変調信号１０１に含まれる“’５ＹＮＣ”
に同期する。
“５ＹＮＣ””信号の入力が終わると、同期信号検出回
路１０８の制御信号によって、ゲイン切換回路１０９は
ＰＬＬのループゲインを“小”の状態とする。
路１０８の制御信号によって、ゲイン切換回路１０９は
ＰＬＬのループゲインを“小”の状態とする。
したがってこの状態ではループゲインは゛小″となるの
で、電圧制御発振器１０８は’ ５ＹＮＣ”に同期して
発信を続け、フロッピーディスクの回転速度変動に起因
するゆるやかな位相変化に対してのみ追従する。
で、電圧制御発振器１０８は’ ５ＹＮＣ”に同期して
発信を続け、フロッピーディスクの回転速度変動に起因
するゆるやかな位相変化に対してのみ追従する。
以上のように、第４図に示した信号フォーマット中の“
５ＹＮＣ”にＰＬＬが同期することでセルフクロックの
抽出が始まり、そのタイミングでその後に続く“ＩＤ
ＤＡＴＡ ’”あるいは“’ＵＳＥＲ’Ｓ ＤＡＴＡ″
の変調信号が復調回路１１０で復調され、トラック番号
、セクタ番号あるいはユーザーの記録したデータを示す
復調信号１０２が最終的に得られる。ここで読出変調信
号１０１の初段９時間遅れ回路１０３は、復調回路１１
０に入力される読出変調信号１０１と復調のタイミング
信号（ビット同期をとる信号）となる分周回路１０７の
出力信号との位相関係が最適となるように、位相比較回
路１０４の入力信号間の位相差にオフセットを持たせる
ためのものである。
５ＹＮＣ”にＰＬＬが同期することでセルフクロックの
抽出が始まり、そのタイミングでその後に続く“ＩＤ
ＤＡＴＡ ’”あるいは“’ＵＳＥＲ’Ｓ ＤＡＴＡ″
の変調信号が復調回路１１０で復調され、トラック番号
、セクタ番号あるいはユーザーの記録したデータを示す
復調信号１０２が最終的に得られる。ここで読出変調信
号１０１の初段９時間遅れ回路１０３は、復調回路１１
０に入力される読出変調信号１０１と復調のタイミング
信号（ビット同期をとる信号）となる分周回路１０７の
出力信号との位相関係が最適となるように、位相比較回
路１０４の入力信号間の位相差にオフセットを持たせる
ためのものである。
次に第５図によって位相比較回路１０４の動作を説明す
る。第５図に示すように位相比較回路１０４の入力は読
出変調信号および電圧制御発振器（ＶＣＯ）分周信号の
ディジタル信号で１位相比較回路１０４は主にディジタ
ル回路で構成される。
る。第５図に示すように位相比較回路１０４の入力は読
出変調信号および電圧制御発振器（ＶＣＯ）分周信号の
ディジタル信号で１位相比較回路１０４は主にディジタ
ル回路で構成される。
通常、入力信号間の位相関係は第５図（Ａ）（Ｂ） （
Ｇ）の３種類存在する。すなわち（Ａ）は読出変調信号
の位相がＶＣＯ分周信号の位相より進んでいる場合で、
（Ｂ）は遅れている場合、（Ｃ）は進み遅れがない場合
である。位相比較回路１０４は、２人力信号の変化点の
時間的な前後関係によって、電圧制御発振器１０６の発
信周波数をＵＰ”する（位相を進ませる）ための信号お
よび発信周波数を“ｌｌ０ＷＮ”する（位相を遅らせる
）ための信号をセット／リセットする。
Ｇ）の３種類存在する。すなわち（Ａ）は読出変調信号
の位相がＶＣＯ分周信号の位相より進んでいる場合で、
（Ｂ）は遅れている場合、（Ｃ）は進み遅れがない場合
である。位相比較回路１０４は、２人力信号の変化点の
時間的な前後関係によって、電圧制御発振器１０６の発
信周波数をＵＰ”する（位相を進ませる）ための信号お
よび発信周波数を“ｌｌ０ＷＮ”する（位相を遅らせる
）ための信号をセット／リセットする。
第５図において（Ａ）の場合は、読出変調信号の立上り
がＶＣＯ分周信号の立下りより早いので、読出変調信号
の立上がりで゛υＰ″信号がセットされ、ｖＣＯ分周信
号の立下りで“ＵＰ”信号、”ＤＯ目゛信号がリセット
される結果、位相遅れに比例したパルス巾の“ＵＰ”信
号が発生する。
がＶＣＯ分周信号の立下りより早いので、読出変調信号
の立上がりで゛υＰ″信号がセットされ、ｖＣＯ分周信
号の立下りで“ＵＰ”信号、”ＤＯ目゛信号がリセット
される結果、位相遅れに比例したパルス巾の“ＵＰ”信
号が発生する。
次に同じく第５図の（Ｂ）の場合はＶＣＯ分周信号の立
下りが読出変調信号の立上りより早いので、ｖＣＯ分周
信号の立下りで’ＤＯＷＮ”信号がセットされ、読出変
調信号の立上りでＵＰ”信号、”ｎ。
下りが読出変調信号の立上りより早いので、ｖＣＯ分周
信号の立下りで’ＤＯＷＮ”信号がセットされ、読出変
調信号の立上りでＵＰ”信号、”ｎ。
ＷＮ”信号がリセッＩ・され、位相進みに比例したパル
ス巾の゛’ＤＯＷＮ″信号が発生する。
ス巾の゛’ＤＯＷＮ″信号が発生する。
第５図の（Ｃ）の場合は、読出変調信号はｖＣＯ分周信
号の゛旧ＧＨ’“レベル区間の中央に位置しているので
位相の遅れも進みもない状態で、”ＵＰ”信号、“Ｉ）
ＯＷＮ”号ともリセットされるのみである。
号の゛旧ＧＨ’“レベル区間の中央に位置しているので
位相の遅れも進みもない状態で、”ＵＰ”信号、“Ｉ）
ＯＷＮ”号ともリセットされるのみである。
これらの’ＵＰ”信号、“ＤＯｌｌｉＮ”信号のパルス
巾は電圧値に変換され位相比較回路１０４から出力され
るので、後段の電圧制御発振器１０６にフィードバック
がかかり ＰＬＬが入力信号に同期してロックする。
巾は電圧値に変換され位相比較回路１０４から出力され
るので、後段の電圧制御発振器１０６にフィードバック
がかかり ＰＬＬが入力信号に同期してロックする。
（発明が解決しようとする問題点）
しかしながら、」二記のごとき従来のデータセパレート
回路によれば、第５図の（Ｄ）の場合のように読出変調
信号にドロップアウト信号が含まれる場合は、”［１Ｃ
ＩＷＮ”信号がリセットされず、ＰＬＬの電圧制御発振
器に実際の周波数偏差以上のフィードバックがかかると
いう問題があった。したがってこのような従来のデータ
セパレート回路を光デイスクメモリ装置のようにフロッ
ピーディスク装置に比ベドロップアウトの発生確率が高
い装置に適用する場合、第６図の（Ｂ）に示すように、
散在するドロップアウトによって電圧制御発振器の周波
数が乱れ、ＰＬＬの同期がはずれてドロップアラＩ・区
間以外のデータの復調も誤まるという欠点があった。な
お、第６図の（Ａ）はドロップアウトを含まない信号例
である。
回路によれば、第５図の（Ｄ）の場合のように読出変調
信号にドロップアウト信号が含まれる場合は、”［１Ｃ
ＩＷＮ”信号がリセットされず、ＰＬＬの電圧制御発振
器に実際の周波数偏差以上のフィードバックがかかると
いう問題があった。したがってこのような従来のデータ
セパレート回路を光デイスクメモリ装置のようにフロッ
ピーディスク装置に比ベドロップアウトの発生確率が高
い装置に適用する場合、第６図の（Ｂ）に示すように、
散在するドロップアウトによって電圧制御発振器の周波
数が乱れ、ＰＬＬの同期がはずれてドロップアラＩ・区
間以外のデータの復調も誤まるという欠点があった。な
お、第６図の（Ａ）はドロップアウトを含まない信号例
である。
この発明は以上述べたドロップアウト信号によってデー
タセパレート回路のＰＬＬが誤動作して、ドロップアウ
ト区間以外の信号の復調も誤まるどう従来技術の欠点を
除去し、光デイスクメモリ装置のような比較的ドロップ
アウトの多い装置にも適用できるデータセパレ−１・回
路を提供することを目的とする。
タセパレート回路のＰＬＬが誤動作して、ドロップアウ
ト区間以外の信号の復調も誤まるどう従来技術の欠点を
除去し、光デイスクメモリ装置のような比較的ドロップ
アウトの多い装置にも適用できるデータセパレ−１・回
路を提供することを目的とする。
（問題点を解決するための手段）
本発明は、記録媒体から読み出した変調信号中のセルフ
クロックをフェーズロックループにより抽出し、抽出し
たセルフクロックをビット同期信号として復調を行うデ
ータセパレート回路に係り、前記従来技術の問題点を解
決するため、変調信号中のドロップアウトを検出する手
段と、該手段により検出されたドロップアウトの期間に
所定の信号を挿入する手段とを設けたものである。
クロックをフェーズロックループにより抽出し、抽出し
たセルフクロックをビット同期信号として復調を行うデ
ータセパレート回路に係り、前記従来技術の問題点を解
決するため、変調信号中のドロップアウトを検出する手
段と、該手段により検出されたドロップアウトの期間に
所定の信号を挿入する手段とを設けたものである。
（作用）
前者の手段は例えば所定周期の判定区間毎に読出変調信
号中のドロップアウトの有無を検出する。ドロップアウ
トが検出されると後者の手段によりその区間に例えば周
波数一定の信号のごとき所定の信号が挿入され補償が行
なわれる。この補償によりドロップアウトの発生にもか
かわらすＰＬＬの同期がはずれることがなくなり、ドロ
ップアウト区間以外のデータの復調が誤まることなく行
なわれる。従って、前記従来技術の問題点が解決できる
ようになる。
号中のドロップアウトの有無を検出する。ドロップアウ
トが検出されると後者の手段によりその区間に例えば周
波数一定の信号のごとき所定の信号が挿入され補償が行
なわれる。この補償によりドロップアウトの発生にもか
かわらすＰＬＬの同期がはずれることがなくなり、ドロ
ップアウト区間以外のデータの復調が誤まることなく行
なわれる。従って、前記従来技術の問題点が解決できる
ようになる。
（実施例）
第１図はこの発明の実施例を示すブロック図である。本
実施例のデータセパレート回路の入力は読出変調信号１
０１、出力は復調信号１０２である。
実施例のデータセパレート回路の入力は読出変調信号１
０１、出力は復調信号１０２である。
このデータセパレート回路は時間遅れ回路１０３、位相
比較回路１０４、ループフィルタ１０５、電圧制御発振
器１０Ｇ、分周回路１．０？、同期信号検出回路１０８
、ゲイン切換回路１０８および復調回路１１０を含んで
いるが、これらは第３図に示した従来のデータセパレー
ト回路と同一の構成である。新たに付加された部分はド
ロップアウトを検出し補償するための部分で、シフトレ
ジスタ２０１、変化点カウント回路２０２、基準クロッ
ク発生回路２０３、ドロップアウト判定回路２０４、ド
ロップアウト補償回路２０５からなる。
比較回路１０４、ループフィルタ１０５、電圧制御発振
器１０Ｇ、分周回路１．０？、同期信号検出回路１０８
、ゲイン切換回路１０８および復調回路１１０を含んで
いるが、これらは第３図に示した従来のデータセパレー
ト回路と同一の構成である。新たに付加された部分はド
ロップアウトを検出し補償するための部分で、シフトレ
ジスタ２０１、変化点カウント回路２０２、基準クロッ
ク発生回路２０３、ドロップアウト判定回路２０４、ド
ロップアウト補償回路２０５からなる。
次に本実施例の動作について説明するが、第３図に示し
た従来のデータセパレート回路と同一の部分の動作は従
来の動作と同じであるので、ここでは新たに付加した部
分（２０１〜２１５）の動作を説明する。第２図は、新
たに付加した部分の動作を示すタイムチャートである。
た従来のデータセパレート回路と同一の部分の動作は従
来の動作と同じであるので、ここでは新たに付加した部
分（２０１〜２１５）の動作を説明する。第２図は、新
たに付加した部分の動作を示すタイムチャートである。
第２図においてドロップアウト判定区間（ａ）は、第１
図の基準クロック発生回路２０３より発生される一定周
期の信号で、この判定区間中に含まれる読出変調信号１
０１の変化点の数によってドロップアウトを判定する。
図の基準クロック発生回路２０３より発生される一定周
期の信号で、この判定区間中に含まれる読出変調信号１
０１の変化点の数によってドロップアウトを判定する。
この場合、第２図で示されるドロップアウト判定区間（
ａ）の１〜５の各区間で読出変調信号■０１の変化点の
数が３個未満であるとドロップアウトと判定される。こ
の判定区間の長さと、ドロップアウトを判定する変化点
の個数は、変調信号の周期とＰＬＬのドロップアウト信
号に対する感度（ドロップアウトがどれだけの長さ生じ
ると同期がはずれるか）を前もって調べることによって
決定する。
ａ）の１〜５の各区間で読出変調信号■０１の変化点の
数が３個未満であるとドロップアウトと判定される。こ
の判定区間の長さと、ドロップアウトを判定する変化点
の個数は、変調信号の周期とＰＬＬのドロップアウト信
号に対する感度（ドロップアウトがどれだけの長さ生じ
ると同期がはずれるか）を前もって調べることによって
決定する。
例えば第２図のドロップアウト判定区間（ａ）の■（以
下判定区間■と記す。）の場合、判定区間■の開始とと
もに、読出変調信号１０１の変化点（ｂ）のカウントが
基準クロック発生回路２０３からの出力（ａ）のトリガ
ーによって、変化点カウント回路２０２で行われ、判定
区間のが終了する時点では変化点カウント（ｃ）は３゛
の値となっている。ここで同様に基準クロック発生回路
２０３のトリガーによってドロップアウト判定回路２０
４はカウントの値が“３°′未満であるかを検出する。
下判定区間■と記す。）の場合、判定区間■の開始とと
もに、読出変調信号１０１の変化点（ｂ）のカウントが
基準クロック発生回路２０３からの出力（ａ）のトリガ
ーによって、変化点カウント回路２０２で行われ、判定
区間のが終了する時点では変化点カウント（ｃ）は３゛
の値となっている。ここで同様に基準クロック発生回路
２０３のトリガーによってドロップアウト判定回路２０
４はカウントの値が“３°′未満であるかを検出する。
本例の場合はカウントの値が３″であるのでドロップア
ウトと判定しないで判定区間■に移り、変化点カウント
回路２０２が同じく基準クロック発生回路２０３によっ
てリセットされ新たにドロップアウトの判定を開始する
。同様にして判定区間■の場合は、終了の時点で変化点
カウント回路２０２の値が“１゛であるので、ドロップ
アウトと判定され、ドロップアウト判定信号（ｄ）がセ
ットされる。この信号は次のドロップアウトでない判定
区間の終了まで保持される。本例の場合、判定区間４の
終了まで続く。
ウトと判定しないで判定区間■に移り、変化点カウント
回路２０２が同じく基準クロック発生回路２０３によっ
てリセットされ新たにドロップアウトの判定を開始する
。同様にして判定区間■の場合は、終了の時点で変化点
カウント回路２０２の値が“１゛であるので、ドロップ
アウトと判定され、ドロップアウト判定信号（ｄ）がセ
ットされる。この信号は次のドロップアウトでない判定
区間の終了まで保持される。本例の場合、判定区間４の
終了まで続く。
以上のように読出変調信号１０１でドロップアウトが検
出されると、ドロップアウト補償回路２０５によって基
準クロック発生回路２０３から送出される挿入信号（ｇ
）が挿入され、ドロップアウト補償出力（ｆ）となり、
後段（従来のデータセパレート回路と同じ構−に入力さ
れる。挿入信号（ｇ）の周波数は変調信号の標準的な周
波数の中から最もデータに影響を与えないと判定される
値（例えばデータ“′０°′の周波数）を選び、かつ読
出変調信号１０１を基準クロック発生回路２０３に入力
することによって、挿入信号（ｇ）の位相と読出変調信
号１０１の位相との間に常に一定の関係を持たせる。挿
入の際は、ドロップアウト判定信号（ｄ）が実際のドロ
ップアウト区間より判定区間の１周期分遅れるので、シ
フトレジスタ２０１によって読出変調信号１０１を判定
区間の１周期分遅らせた信号（ｅ）を用いる。シフトレ
ジスタ２０１のサンプルクロックは読出変調信号１０１
の周波数より十分高くとり、サンプルによる影響が出な
いようにする。
出されると、ドロップアウト補償回路２０５によって基
準クロック発生回路２０３から送出される挿入信号（ｇ
）が挿入され、ドロップアウト補償出力（ｆ）となり、
後段（従来のデータセパレート回路と同じ構−に入力さ
れる。挿入信号（ｇ）の周波数は変調信号の標準的な周
波数の中から最もデータに影響を与えないと判定される
値（例えばデータ“′０°′の周波数）を選び、かつ読
出変調信号１０１を基準クロック発生回路２０３に入力
することによって、挿入信号（ｇ）の位相と読出変調信
号１０１の位相との間に常に一定の関係を持たせる。挿
入の際は、ドロップアウト判定信号（ｄ）が実際のドロ
ップアウト区間より判定区間の１周期分遅れるので、シ
フトレジスタ２０１によって読出変調信号１０１を判定
区間の１周期分遅らせた信号（ｅ）を用いる。シフトレ
ジスタ２０１のサンプルクロックは読出変調信号１０１
の周波数より十分高くとり、サンプルによる影響が出な
いようにする。
（発明の効果）
以上説明したように、本発明によれば、データセパレー
ト回路に変調信号中のドロップアウトを検出する手段と
、ドロップアウトの期間に所定の信号を挿入する手段を
設けるようにしたので、入力信号（読出変調信号）中に
ドロップアウトが生じてもＰＬＬの同期がはずれてドロ
ップアウト区間以外のデータの復調も誤まることがなく
なり、復調の信頼性向上が期待できる。従って、本発明
のデータセパレート回路は光デイスクメモリ装置のよう
にドロップアウト信号の比較的多い装置にも −好適に
適用することができる。
ト回路に変調信号中のドロップアウトを検出する手段と
、ドロップアウトの期間に所定の信号を挿入する手段を
設けるようにしたので、入力信号（読出変調信号）中に
ドロップアウトが生じてもＰＬＬの同期がはずれてドロ
ップアウト区間以外のデータの復調も誤まることがなく
なり、復調の信頼性向上が期待できる。従って、本発明
のデータセパレート回路は光デイスクメモリ装置のよう
にドロップアウト信号の比較的多い装置にも −好適に
適用することができる。
第１図は本発明の一実施例のデータセパレート回路の構
成を示すブロック図、第２図は上記実施例の動作を示す
タイムチャート、第３図は従来のデータセパレート回路
の構成を示すブロック図、第４図は入力信号のフォーマ
ットを示す図、第５図（Ａ）〜（Ｄ）は従来のデータセ
パレート回路における位相比較回路の動作を説明するた
めの図、第６図（Ａ）及び（Ｂ）は従来のデータセパレ
ート回路の動作を示すタイムチャートである。 １０３は時間遅れ回路、 １０４は位相比較回路。 １０５はループフィルタ、１０６は電圧制御発振器、１
０？は分周回路、 １０８は同期信号検出回路、１０
９はゲイン切替回路、１１０は復調回路、２０１はシフ
トレジスタ、 ２０２は変化点カウント回路、 ２０３は基準クロック発生回路、 ２０４はドロップアウト判定回路、 ２０５はドロップアウト補償回路である。
成を示すブロック図、第２図は上記実施例の動作を示す
タイムチャート、第３図は従来のデータセパレート回路
の構成を示すブロック図、第４図は入力信号のフォーマ
ットを示す図、第５図（Ａ）〜（Ｄ）は従来のデータセ
パレート回路における位相比較回路の動作を説明するた
めの図、第６図（Ａ）及び（Ｂ）は従来のデータセパレ
ート回路の動作を示すタイムチャートである。 １０３は時間遅れ回路、 １０４は位相比較回路。 １０５はループフィルタ、１０６は電圧制御発振器、１
０？は分周回路、 １０８は同期信号検出回路、１０
９はゲイン切替回路、１１０は復調回路、２０１はシフ
トレジスタ、 ２０２は変化点カウント回路、 ２０３は基準クロック発生回路、 ２０４はドロップアウト判定回路、 ２０５はドロップアウト補償回路である。
Claims (1)
- 記録媒体から読み出した変調信号中のセルフクロック
をフェーズロックループにより抽出し、抽出したセルフ
クロックをビット同期信号として復調を行うデータセパ
レート回路において、変調信号中のドロップアウトを検
出する手段と、該手段により検出されたドロップアウト
の期間に所定の信号を挿入する手段とを設けたことを特
徴とするデータセパレート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9337185A JPS61250876A (ja) | 1985-04-30 | 1985-04-30 | デ−タセパレ−ト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9337185A JPS61250876A (ja) | 1985-04-30 | 1985-04-30 | デ−タセパレ−ト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61250876A true JPS61250876A (ja) | 1986-11-07 |
Family
ID=14080440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9337185A Pending JPS61250876A (ja) | 1985-04-30 | 1985-04-30 | デ−タセパレ−ト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61250876A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4989194A (en) * | 1986-12-03 | 1991-01-29 | Canon Kabushiki Kaisha | Optical information processing method of driving auto-focusing and/or auto-tracking means in accordance with a stored servo signal when irradiation of a record medium with light beam is stopped, and apparatus therefor |
-
1985
- 1985-04-30 JP JP9337185A patent/JPS61250876A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4989194A (en) * | 1986-12-03 | 1991-01-29 | Canon Kabushiki Kaisha | Optical information processing method of driving auto-focusing and/or auto-tracking means in accordance with a stored servo signal when irradiation of a record medium with light beam is stopped, and apparatus therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4542351A (en) | PLL for regenerating a synchronizing signal from magnetic storage | |
| US6147530A (en) | PLL circuit | |
| EP0502739A2 (en) | NRZ clock and data recovery system employing phase lock loop | |
| US5271040A (en) | Phase detector circuit | |
| US4958243A (en) | Phase discrimination and data separation method and apparatus | |
| EP0113765A1 (en) | NUMERIC CLOCK AND DETECTION SYSTEM FOR A NUMERIC STORAGE SYSTEM. | |
| US6580775B1 (en) | Method of detecting frequency of digital phase locked loop | |
| JPH0719445B2 (ja) | 記録再生用クロック生成回路 | |
| JPS61250876A (ja) | デ−タセパレ−ト回路 | |
| US6665359B1 (en) | Digital data separator | |
| JP2537999B2 (ja) | アナログフロッピ―ディスクデ―タセパレ―タ | |
| JPS5923926A (ja) | フエ−ズ・ロツク・ル−プ回路 | |
| JPS62114166A (ja) | デ−タセパレ−ト回路 | |
| US5293549A (en) | Digital signal apparatus for correctly demodulating data despite a fluctuation in reading rate or variation in regenerated pulse duration due to abnormalities in a recording medium from which data is being read | |
| KR100524919B1 (ko) | 이.에프.엠 신호 복조를 위한 ｔ보정장치 및 보정방법 | |
| JP2502742B2 (ja) | 水平同期信号検出装置 | |
| CA1132668A (en) | Fast synchronization circuit for phase locked looped decoder | |
| JPS6053387B2 (ja) | デ−タ復調装置 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 | |
| JP2823397B2 (ja) | 位相ロックループ | |
| JP3408131B2 (ja) | 水平同期信号検出回路 | |
| JPS62188065A (ja) | デ−タセパレ−ト回路 | |
| JPH0253264A (ja) | 同期フィールド検出回路 | |
| JPS6155824B2 (ja) | ||
| JPH0369069A (ja) | ディジタル信号再生装置 |