JPH0253264A

JPH0253264A - 同期フィールド検出回路

Info

Publication number: JPH0253264A
Application number: JP20200288A
Authority: JP
Inventors: Kenichi Hase; 健一長谷; Tsukasa Yamauchi; 司山内; Shoichi Miyazawa; 章一宮沢; Shinichi Kojima; 児島　伸一; Ryutaro Hotta; 龍太郎堀田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-08-15
Filing date: 1988-08-15
Publication date: 1990-02-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は磁気ディスク装置の同期フィールド検出回路に
関する。

〔従来の技術〕

従来の同期フィールド検出回路は、一般に同期パターン
が記録信号の最大周波数を書き込むことから、ある一定
周期以下のパルス列が連続した時、それを同期フィール
ドと判断して同期フィールド検出信号を出力する方法が
とられていた。すなわち、単安定発振器により発生した
一定幅のパルスとデータ信号のパルス間隔とを比較して
、単安定発振器の出力より小さなパルス間隔の信号が連
続した場合を同期フィールドとみなすものである。

このような同期フィールド検出回路は単安定発振器を用
いるため、抵抗、容量を必要とする点、温度や電源の影
響を受けやすい点、及び精度よく設定するためには調整
を要する点等に問題があった。さらに同期フィールドに
書き込む同期パターンが最大周波数でない場合に不都合
であった。

そこでこれらの問題を解決する方法としてデータ信号の
パルス間隔に入るクロックの数をカウントし、同期パタ
ーンを認識するものが考えられる。

この方法によれば、単安定発振器のようなアナログ回路
を使わないため無調整で精度よく同期フィールドを検出
でき、又設定次第で任意の同期パターンを同期パターン
として検出することができる。

どころが同期フィールド検出時においては、データ信号
に同期したクロックは存在しないため、データ信号とそ
の間隔をカウントするクロックの位相差は任意となり、
同じデータ信号に対して位相差の違いで２種類のカウン
ト結果が得られるという問題が発生する。又データ信号
のエツジとクロックのエツジが重なるような位相差にな
った場合、両者のジッタにより不確定なカウント結果に
なる可能性がある。これらの問題がら、確実に同期フィ
ールドを検出するには、データ信号とクロックとの位相
関係に応じてカウント結果の判定方法を変える必要があ
るとともに、禁止領域をはずさねばならないという欠点
があった。

〔発明が解決しようとする課題〕

上記従来技術は、同期フィールド検出回路を動作させる
クロックと、読み出しデータどの位相関係の任意性が不
十分であり、かつ動作の確実さという点においても、位
相関係によって場合分けを必要とする等の問題があった
。

本発明の目的は、読み出しデータの取り込まれるタイミ
ングに関係なく、常に確実に同期フィールドを検出し、
かつｖＲ整不要でＬＳＩ化に適した簡単な論理で構成す
る同期フィールド検出回路を実現することにある。

〔課題を解決するための手段〕

上記目的は、同期フィールドに書き込む同期パターンの
周期に応じて複数のウィンドウパルスを発生する手段と
、読み出されたデータ信号のエツジがどのウィンドウパ
ルスに含まわるかを判断する手段と、それがあらかじめ
設定された同期パターンと合致するかどうかを判別する
手段と、判別結果に応じて同期フィールド検出信号を発
生する手段とを設け、これらで同期フィールド検出回路
を構成することにより、達成される。

〔作用〕

前記ウィンドウパルスを発生する手段は、常時−・定周
期のクロックから、検出する同期パターン応じて、位相
差の異なる複数のウィンドウパルスを時間軸に対して連
続となるように生成し、前記読み出しデータパルスのエ
ツジが含まれるウィンドウを判断する手段は、その情報
を保持し、前記同期パター・ンとの合致を判断する手段
は、あらかじめ設定された同期パターンのウィンドウ情
報と、前記読み出しデータパルスのエツジが含まれるウ
ィンドウを判断する手段で取り込まれたウィンドウ情報
とを比較し、前記同期フィールド検出倍量を発生する手
段は、その比較結果に応じて同期フィールド検出信号の
出力を変化させる。

したがって以上のような構成で同期フィールド検出回路
を構成すれば、読み出しデータの取り込まれるタイミン
グに関係なく、確実に同期フィールドを検出できる。

〔実施例〕

以下、本発明の一実施例を第１図〜第６図により説明す
る。

第１図は本発明による同期フィールド検出回路の一実施
例のブロック図を示しており、常時一定周期の書き込み
クロック４から、同期フィールドに書き込まれた同期パ
ターンに対応した複数のウィンドウパルスを生成するウ
ィンドウ生成回路１、及び前記ウィンドウ生成回路１の
出力と前記読み出しデータ３を比較して同期パターンで
あるかどうかを判断し、その結果により同期フィールド
検出信号５を発生する同期パターン比較回路２からなる
。同期フィールド検出時において、前記ウィンドウ生成
回路１は、書き込み時に用いる基準クロックである前記
書き込みクロック４から、同期パターンの２倍周期でほ
ぼ同じパルス幅をもつウィンドウパルスを位相差を変え
た複数種類生成する。これらの複数のウィンドウパルス
は若干のオーバーラツプを伴い時間軸に対して連続であ
り。

前記書き込みクロック４とどのような位相関係のパルス
であってもそのエツジはいずれかのウィンドウに含まれ
る。同期パターン比較回路２では、ウィンドウ生成回路
１で生成した複数のウィンドウに対して、読み出しデー
タ３のエツジがどのつイントウに含まれているかを検出
し、そのウィンドウにより認識したパターンが、あらか
じめ用意された同期パターンと一致した場合は同期フィ
ールドであると判断して同期フィールド検出信号５を出
力する。

第２図は同期フィールド検出信号５によりＰＬＬを制御
する一実施例のブロック図であり、読み出しデータ３と
書き込みクロック４とを切換える切換回路６、ＰＬＬ回
路７、及び同期フィールド検出回路８からなる。ＰＬＬ
回路７は、読み出し時以外は、書き込みクロック４に同
期している。

読み出し状態◇移る際は、まず同記フィールド検出回路
８が同期フィールドを検索し、同期フィールドを検出す
ると同期フィールド検出信号５を出力する。切換回路６
はこの信号を受けて書き込みクロック４を読み出しデー
タ３に切換え、ＰＬＬ回路７はハイゲイン状態での位相
引き込みを開始する。同期フィールドが終ると、同期フ
ィールド検出信号５の変化により、ＰＬＬ回路７は、ノ
ーマルゲイン状態になり、同期データ９及び同期クロッ
ク１０を出力する。

次に第３図〜第６図により同期フィールド検出回路８の
具体的な動作を説明する。

第３図は同期パターンとして、“４Ｔ　（１０００）″
を用いた場合の同期フィールド検出回路の具体例である
。前記書き込みクロック４は４個のＦＦ（フリップフロ
ップ）と８個の３人力ＮＡＮＤゲートで８相のウィンド
ウパルスは１２ａ〜１２ｄ’に展開される。第４図のウ
ィンドウＡ１２８〜ウインドウＤ’１２ｄ’にそれらを
示す、８相のウィンドウパルス１２ａ〜１２ｄ′は位相
がπ／８ずつずれた時間軸に対して連続なパルスで、ど
のような位相関係にあるパルスに対してもそのエツジが
いずれかのウィンドウ内に含まれる。又同期パターンは
′４Ｔ′″であるため、前記８相のウィンドウパルスの
うち、位相がπずれた２組のウィンドウパルス（ウィン
ドウＡとＡ′、ＢとＤ′ＣとＣ’、ＤとＤ′）がペアと
して使用される。

いま読み出しデータの同期パターンの位相が、８相のウ
ィンドウパルスの中のウィンドウＡ１２ａ、及びウィン
ドウＡ’１２ａ’　に含まれる場合について、同期フィ
ールド検出信号５が出力される動作を第５図により説明
する。読み出しデータ１１の立下がりエツジがウィンド
ウＡ　１２　ａに含まれることから、その情報はＦＦ２
１に取り込まれ、ＦＦ２１の出力１３を′Ｈ″にする。

読み出しデータ１１が同期パターンであるため２番目の
データの立下がりエツジはウィンドウＡ’１２ａに含ま
れ、その情報はＦＦ２３に取り込まれる。

同時に前記ＦＦ２１の情報はＦＦ２２に渡され、この時
点で読み出しデータ１１は同期パターンであることが判
別されてＮＡ２５の出力をアクティブにする。この情報
はＮＡ２７を介し、ＦＦ２０にラッチされ、前記同期フ
ィールド検出信号５をアクティブにする。３番目のパル
スが前記ウィンドウＡ１２ａに含まれているとＦＦ２３
からＦＦ２４に渡される情報とＦＦ２１に取り込まれる
情報とからＮＡ２６の出力をアクティブにし、ＮＡ２７
の出力は変化せず同期フィールド検出信号５の出力もア
クティブ状態が続く０次に４番目のパルスがウィンドウ
Ａ’１２ａ″からはずれるとその情報はＦＦ２３からＮ
Ａ２５に伝わり、ＮＡ２７の出力を変化させ、ＦＦ２０
の出力の変化により同期フィールド検出信号はノンアク
ティブ状態になる。

第６図は前記読み出しデータ１１の立下がりエツジがウ
ィンドウＡ１２ａとウィンドウＢ１２ｂの中間に位置し
た場合を示した図である。ウィンドウＡｌ　２ａとウィ
ンドウＢ１２ｂとは若干のオーバーラツプ２８があり連
続的になっている。オーバーラツプ２８は大きすぎると
誤動作の原因となるが、小さすぎると読み出しデータ１
１のジッタ２９に対して誤動作する可能性がある。そこ
でオーバーラツプ２８は、前記ジッタ２９より大きな範
囲においてできるだけ小さくすることにより確実に動作
する。

以上のような回路で同期フィールド検出回路を実現すれ
ば、簡単な回路で確実に同期フィールドを検出すること
ができる。

〔発明の効果〕

本発明によれば、常時一定周期のクロックから生成した
複数のフィンドウパルスで同期フィールドの同期パター
ンを認識し、同期フィールド検出信号を出力することが
できるので、読み出しデ・−夕信号の取り込まれるタイ
ミングによらず確実に同期フィールドを検出するととも
に、ＬＳＩに適した簡単かつ調整不要の論理回路で実現
することができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は本発
明の一実施例の応用例を示す図、第３図は本発明の一実
施例の具体的な回路図、第４図は第３図の中の８相パル
ス発生部のタイムチャート。第５図は第３図の回路動作を表わすタイムチャート、第
６図は、ウィンドウパルス切換ねり時のタイミング関係
を表わすタイムチャートである。１・・・ウィンドウ生成回路２・・・同期パターン比較回路３・・・読み出しデータ４・・・書き込みクロック５・・・同期フィールド検出信号６・・・切換回路７・・・ＰＬＬ回路８・・・同期フィールド検出回路９・・・同期データ１０・・・同期クロック１１・・・読み出しデータ１２ａ〜１２ｄ′・・・８相ウインドウパルス１３〜１
６・・・Ｄタイプフリップフロップの出力信号１７〜１９・・・ＮＡＮＤゲートの出力信号２０〜２４
・・・Ｄタイプノリツブフロップ２５〜２７・・・ＮＡ
ＮＤゲート２８・・・オーバーラツプ２９・・ジッタ革１図第牛図菜団

Claims

【特許請求の範囲】１、複数のウィンドウパルスを生成する手段と、該ウィ
ンドウパルスとデータ信号とのタイミングを判定する手
段と、該判定結果と特定パターンを比較する手段と、該
比較結果応じて制御信号を発生する手段を具備し、デー
タ信号を取り込むタイミングの制約を受けないことを特
徴とする同期フィールド検出回路。２、フリップフロップ、論理ゲートなどのディジタル回
路を用いて構成したことを特徴とする請求項１記載の同
期フィールド検出回路。３、常時一定周期のクロックを基にウィンドウパルスを
生成したことを特徴とする請求項１記載の同期フィール
ド検出回路。