JPH0253264A - 同期フィールド検出回路 - Google Patents

同期フィールド検出回路

Info

Publication number
JPH0253264A
JPH0253264A JP20200288A JP20200288A JPH0253264A JP H0253264 A JPH0253264 A JP H0253264A JP 20200288 A JP20200288 A JP 20200288A JP 20200288 A JP20200288 A JP 20200288A JP H0253264 A JPH0253264 A JP H0253264A
Authority
JP
Japan
Prior art keywords
window
synchronous
field detection
detection circuit
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20200288A
Other languages
English (en)
Inventor
Kenichi Hase
健一 長谷
Tsukasa Yamauchi
司 山内
Shoichi Miyazawa
章一 宮沢
Shinichi Kojima
児島 伸一
Ryutaro Hotta
龍太郎 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP20200288A priority Critical patent/JPH0253264A/ja
Publication of JPH0253264A publication Critical patent/JPH0253264A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は磁気ディスク装置の同期フィールド検出回路に
関する。
〔従来の技術〕
従来の同期フィールド検出回路は、一般に同期パターン
が記録信号の最大周波数を書き込むことから、ある一定
周期以下のパルス列が連続した時、それを同期フィール
ドと判断して同期フィールド検出信号を出力する方法が
とられていた。すなわち、単安定発振器により発生した
一定幅のパルスとデータ信号のパルス間隔とを比較して
、単安定発振器の出力より小さなパルス間隔の信号が連
続した場合を同期フィールドとみなすものである。
このような同期フィールド検出回路は単安定発振器を用
いるため、抵抗、容量を必要とする点、温度や電源の影
響を受けやすい点、及び精度よく設定するためには調整
を要する点等に問題があった。さらに同期フィールドに
書き込む同期パターンが最大周波数でない場合に不都合
であった。
そこでこれらの問題を解決する方法としてデータ信号の
パルス間隔に入るクロックの数をカウントし、同期パタ
ーンを認識するものが考えられる。
この方法によれば、単安定発振器のようなアナログ回路
を使わないため無調整で精度よく同期フィールドを検出
でき、又設定次第で任意の同期パターンを同期パターン
として検出することができる。
どころが同期フィールド検出時においては、データ信号
に同期したクロックは存在しないため、データ信号とそ
の間隔をカウントするクロックの位相差は任意となり、
同じデータ信号に対して位相差の違いで2種類のカウン
ト結果が得られるという問題が発生する。又データ信号
のエツジとクロックのエツジが重なるような位相差にな
った場合、両者のジッタにより不確定なカウント結果に
なる可能性がある。これらの問題がら、確実に同期フィ
ールドを検出するには、データ信号とクロックとの位相
関係に応じてカウント結果の判定方法を変える必要があ
るとともに、禁止領域をはずさねばならないという欠点
があった。
〔発明が解決しようとする課題〕
上記従来技術は、同期フィールド検出回路を動作させる
クロックと、読み出しデータどの位相関係の任意性が不
十分であり、かつ動作の確実さという点においても、位
相関係によって場合分けを必要とする等の問題があった
本発明の目的は、読み出しデータの取り込まれるタイミ
ングに関係なく、常に確実に同期フィールドを検出し、
かつvR整不要でLSI化に適した簡単な論理で構成す
る同期フィールド検出回路を実現することにある。
〔課題を解決するための手段〕
上記目的は、同期フィールドに書き込む同期パターンの
周期に応じて複数のウィンドウパルスを発生する手段と
、読み出されたデータ信号のエツジがどのウィンドウパ
ルスに含まわるかを判断する手段と、それがあらかじめ
設定された同期パターンと合致するかどうかを判別する
手段と、判別結果に応じて同期フィールド検出信号を発
生する手段とを設け、これらで同期フィールド検出回路
を構成することにより、達成される。
〔作用〕
前記ウィンドウパルスを発生する手段は、常時−・定周
期のクロックから、検出する同期パターン応じて、位相
差の異なる複数のウィンドウパルスを時間軸に対して連
続となるように生成し、前記読み出しデータパルスのエ
ツジが含まれるウィンドウを判断する手段は、その情報
を保持し、前記同期パター・ンとの合致を判断する手段
は、あらかじめ設定された同期パターンのウィンドウ情
報と、前記読み出しデータパルスのエツジが含まれるウ
ィンドウを判断する手段で取り込まれたウィンドウ情報
とを比較し、前記同期フィールド検出倍量を発生する手
段は、その比較結果に応じて同期フィールド検出信号の
出力を変化させる。
したがって以上のような構成で同期フィールド検出回路
を構成すれば、読み出しデータの取り込まれるタイミン
グに関係なく、確実に同期フィールドを検出できる。
〔実施例〕
以下、本発明の一実施例を第1図〜第6図により説明す
る。
第1図は本発明による同期フィールド検出回路の一実施
例のブロック図を示しており、常時一定周期の書き込み
クロック4から、同期フィールドに書き込まれた同期パ
ターンに対応した複数のウィンドウパルスを生成するウ
ィンドウ生成回路1、及び前記ウィンドウ生成回路1の
出力と前記読み出しデータ3を比較して同期パターンで
あるかどうかを判断し、その結果により同期フィールド
検出信号5を発生する同期パターン比較回路2からなる
。同期フィールド検出時において、前記ウィンドウ生成
回路1は、書き込み時に用いる基準クロックである前記
書き込みクロック4から、同期パターンの2倍周期でほ
ぼ同じパルス幅をもつウィンドウパルスを位相差を変え
た複数種類生成する。これらの複数のウィンドウパルス
は若干のオーバーラツプを伴い時間軸に対して連続であ
り。
前記書き込みクロック4とどのような位相関係のパルス
であってもそのエツジはいずれかのウィンドウに含まれ
る。同期パターン比較回路2では、ウィンドウ生成回路
1で生成した複数のウィンドウに対して、読み出しデー
タ3のエツジがどのつイントウに含まれているかを検出
し、そのウィンドウにより認識したパターンが、あらか
じめ用意された同期パターンと一致した場合は同期フィ
ールドであると判断して同期フィールド検出信号5を出
力する。
第2図は同期フィールド検出信号5によりPLLを制御
する一実施例のブロック図であり、読み出しデータ3と
書き込みクロック4とを切換える切換回路6、PLL回
路7、及び同期フィールド検出回路8からなる。PLL
回路7は、読み出し時以外は、書き込みクロック4に同
期している。
読み出し状態◇移る際は、まず同記フィールド検出回路
8が同期フィールドを検索し、同期フィールドを検出す
ると同期フィールド検出信号5を出力する。切換回路6
はこの信号を受けて書き込みクロック4を読み出しデー
タ3に切換え、PLL回路7はハイゲイン状態での位相
引き込みを開始する。同期フィールドが終ると、同期フ
ィールド検出信号5の変化により、PLL回路7は、ノ
ーマルゲイン状態になり、同期データ9及び同期クロッ
ク10を出力する。
次に第3図〜第6図により同期フィールド検出回路8の
具体的な動作を説明する。
第3図は同期パターンとして、“4T (1000)″
を用いた場合の同期フィールド検出回路の具体例である
。前記書き込みクロック4は4個のFF(フリップフロ
ップ)と8個の3人力NANDゲートで8相のウィンド
ウパルスは12a〜12d’に展開される。第4図のウ
ィンドウA128〜ウインドウD’12d’にそれらを
示す、8相のウィンドウパルス12a〜12d′は位相
がπ/8ずつずれた時間軸に対して連続なパルスで、ど
のような位相関係にあるパルスに対してもそのエツジが
いずれかのウィンドウ内に含まれる。又同期パターンは
′4T′″であるため、前記8相のウィンドウパルスの
うち、位相がπずれた2組のウィンドウパルス(ウィン
ドウAとA′、BとD′CとC’、DとD′)がペアと
して使用される。
いま読み出しデータの同期パターンの位相が、8相のウ
ィンドウパルスの中のウィンドウA12a、及びウィン
ドウA’12a’ に含まれる場合について、同期フィ
ールド検出信号5が出力される動作を第5図により説明
する。読み出しデータ11の立下がりエツジがウィンド
ウA 12 aに含まれることから、その情報はFF2
1に取り込まれ、FF21の出力13を′H″にする。
読み出しデータ11が同期パターンであるため2番目の
データの立下がりエツジはウィンドウA’12aに含ま
れ、その情報はFF23に取り込まれる。
同時に前記FF21の情報はFF22に渡され、この時
点で読み出しデータ11は同期パターンであることが判
別されてNA25の出力をアクティブにする。この情報
はNA27を介し、FF20にラッチされ、前記同期フ
ィールド検出信号5をアクティブにする。3番目のパル
スが前記ウィンドウA12aに含まれているとFF23
からFF24に渡される情報とFF21に取り込まれる
情報とからNA26の出力をアクティブにし、NA27
の出力は変化せず同期フィールド検出信号5の出力もア
クティブ状態が続く0次に4番目のパルスがウィンドウ
A’12a″からはずれるとその情報はFF23からN
A25に伝わり、NA27の出力を変化させ、FF20
の出力の変化により同期フィールド検出信号はノンアク
ティブ状態になる。
第6図は前記読み出しデータ11の立下がりエツジがウ
ィンドウA12aとウィンドウB12bの中間に位置し
た場合を示した図である。ウィンドウAl 2aとウィ
ンドウB12bとは若干のオーバーラツプ28があり連
続的になっている。オーバーラツプ28は大きすぎると
誤動作の原因となるが、小さすぎると読み出しデータ1
1のジッタ29に対して誤動作する可能性がある。そこ
でオーバーラツプ28は、前記ジッタ29より大きな範
囲においてできるだけ小さくすることにより確実に動作
する。
以上のような回路で同期フィールド検出回路を実現すれ
ば、簡単な回路で確実に同期フィールドを検出すること
ができる。
〔発明の効果〕
本発明によれば、常時一定周期のクロックから生成した
複数のフィンドウパルスで同期フィールドの同期パター
ンを認識し、同期フィールド検出信号を出力することが
できるので、読み出しデ・−夕信号の取り込まれるタイ
ミングによらず確実に同期フィールドを検出するととも
に、LSIに適した簡単かつ調整不要の論理回路で実現
することができる。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図は本発
明の一実施例の応用例を示す図、第3図は本発明の一実
施例の具体的な回路図、第4図は第3図の中の8相パル
ス発生部のタイムチャート。 第5図は第3図の回路動作を表わすタイムチャート、第
6図は、ウィンドウパルス切換ねり時のタイミング関係
を表わすタイムチャートである。 1・・・ウィンドウ生成回路 2・・・同期パターン比較回路 3・・・読み出しデータ 4・・・書き込みクロック 5・・・同期フィールド検出信号 6・・・切換回路 7・・・PLL回路 8・・・同期フィールド検出回路 9・・・同期データ 10・・・同期クロック 11・・・読み出しデータ 12a〜12d′・・・8相ウインドウパルス13〜1
6・・・Dタイプフリップフロップの出力信号 17〜19・・・NANDゲートの出力信号20〜24
・・・Dタイプノリツブフロップ25〜27・・・NA
NDゲート 28・・・オーバーラツプ 29・・ジッタ 革1図 第 牛 図 菜 団

Claims (1)

  1. 【特許請求の範囲】 1、複数のウィンドウパルスを生成する手段と、該ウィ
    ンドウパルスとデータ信号とのタイミングを判定する手
    段と、該判定結果と特定パターンを比較する手段と、該
    比較結果応じて制御信号を発生する手段を具備し、デー
    タ信号を取り込むタイミングの制約を受けないことを特
    徴とする同期フィールド検出回路。 2、フリップフロップ、論理ゲートなどのディジタル回
    路を用いて構成したことを特徴とする請求項1記載の同
    期フィールド検出回路。 3、常時一定周期のクロックを基にウィンドウパルスを
    生成したことを特徴とする請求項1記載の同期フィール
    ド検出回路。
JP20200288A 1988-08-15 1988-08-15 同期フィールド検出回路 Pending JPH0253264A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20200288A JPH0253264A (ja) 1988-08-15 1988-08-15 同期フィールド検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20200288A JPH0253264A (ja) 1988-08-15 1988-08-15 同期フィールド検出回路

Publications (1)

Publication Number Publication Date
JPH0253264A true JPH0253264A (ja) 1990-02-22

Family

ID=16450304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20200288A Pending JPH0253264A (ja) 1988-08-15 1988-08-15 同期フィールド検出回路

Country Status (1)

Country Link
JP (1) JPH0253264A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102653951A (zh) * 2012-01-11 2012-09-05 陈万明 双球冲便水箱

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102653951A (zh) * 2012-01-11 2012-09-05 陈万明 双球冲便水箱

Similar Documents

Publication Publication Date Title
JP3283659B2 (ja) Fifoメモリの誤動作検出方法及び装置
US4308500A (en) Incremental encoder for measuring positions of objects such as rotating shafts
US11888480B2 (en) Method and apparatus for synchronizing two systems
JPS623498B2 (ja)
US6014276A (en) Servo mark detection device
WO1993013592A1 (en) Phase detector circuit
KR900005329A (ko) 위상판별 및 데이타 분리방법 및 장치
US4646167A (en) Time code decoder
JPH0253264A (ja) 同期フィールド検出回路
US5159615A (en) Digital frequency detection circuit
JPS62139179A (ja) 同期制御方式
US6424684B1 (en) Method and apparatus for receiving synchronous data
JPH0616618B2 (ja) クロツク非同期検出回路
JP4612235B2 (ja) 非同期検出回路
JPS5943860B2 (ja) フレ−ム同期信号検出回路
JPH05344112A (ja) ビット位相同期回路
JPS61250876A (ja) デ−タセパレ−ト回路
JP2869981B2 (ja) ビットバッファ回路
JPH06224891A (ja) クロック再生回路
JPH04259964A (ja) 磁気ディスク装置の制御回路
JP2002026704A (ja) クロック異常検出装置及びその方法
JP2819955B2 (ja) 装置内誤り監視回路
KR960012470B1 (ko) 프로그램 가능한 타임아웃 타이머
KR920003518B1 (ko) 클럭 위상비교를 이용한 에러검출 회로
JPH0311836A (ja) 位相同期回路