JPS61248438A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61248438A JPS61248438A JP9036285A JP9036285A JPS61248438A JP S61248438 A JPS61248438 A JP S61248438A JP 9036285 A JP9036285 A JP 9036285A JP 9036285 A JP9036285 A JP 9036285A JP S61248438 A JPS61248438 A JP S61248438A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon film
- film
- manufacturing
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
多結晶シリコン膜をシリコン基板に選択成長する製造方
法であって、その際、添加する多結晶化ガス（メタンガ
スなど）の添加量を加減して、多結晶シリコン膜の粗密
度を調節する。即ち、添加量を増加すれば、粗い多結晶
シリコン膜が得られ、添加量を減少すれば、密度の高い
多結晶シリコン膜が得られる。
法であって、その際、添加する多結晶化ガス（メタンガ
スなど）の添加量を加減して、多結晶シリコン膜の粗密
度を調節する。即ち、添加量を増加すれば、粗い多結晶
シリコン膜が得られ、添加量を減少すれば、密度の高い
多結晶シリコン膜が得られる。
［産業上の利用分野］
本発明は半導体装置の製造方法に係り、特に、多結晶シ
リコン膜の選択成長に関する。
リコン膜の選択成長に関する。
ＩＣなどの半導体装置の製造方法では、多結晶シリコン
膜が広（使用されているが、それは多結晶シリコン膜が
シリコン基板と同材質であって、酸化して絶縁膜にした
り、導電性を与えて配線に用いたりして、好都合に利用
できるからである。
膜が広（使用されているが、それは多結晶シリコン膜が
シリコン基板と同材質であって、酸化して絶縁膜にした
り、導電性を与えて配線に用いたりして、好都合に利用
できるからである。
従って、このような多結晶シリコン膜を簡便に形成する
こと、換言すれば、その形成工程を簡易化することは製
造コストを低下させるだけでなく、ＩＣの高品質化、高
性能化の面からも、非常に望ましいことである。
こと、換言すれば、その形成工程を簡易化することは製
造コストを低下させるだけでなく、ＩＣの高品質化、高
性能化の面からも、非常に望ましいことである。
［従来の技術］
従来、半導体装置の製造方法においては、多結晶シリコ
ン膜を化学気相成長（ＣＶＤ）法によって被着し、これ
をフォトプロセスを用いてパターンニングする方法が採
られており、第４図（ａ）〜（Ｃ）はその一実施例を示
している。
ン膜を化学気相成長（ＣＶＤ）法によって被着し、これ
をフォトプロセスを用いてパターンニングする方法が採
られており、第４図（ａ）〜（Ｃ）はその一実施例を示
している。
即ち、第４図（ａ）に示すように、シリコン基板１上の
二酸化シリコン（ＳｉＯ２）膜２に設けられたコンタク
トホール３に多結晶シリコン膜４を被着する場合、図の
ように、全面に導電性の多結晶シリコン膜４を被着する
。次いで、同図（ｂｌに示すように、コンタクトホール
３のみを被覆するレジスト膜パターン５を形成する。次
いで、同図（Ｃ）に示すように、そのレジスト膜パター
ン５をマスクにして、５ｉ０２膜２上の多結晶シリコン
膜をエツチング除去し、コンタクトホール３にのみ多結
晶シリコン膜を残存させ、最後にレジスト膜パターン５
を除去する。
二酸化シリコン（ＳｉＯ２）膜２に設けられたコンタク
トホール３に多結晶シリコン膜４を被着する場合、図の
ように、全面に導電性の多結晶シリコン膜４を被着する
。次いで、同図（ｂｌに示すように、コンタクトホール
３のみを被覆するレジスト膜パターン５を形成する。次
いで、同図（Ｃ）に示すように、そのレジスト膜パター
ン５をマスクにして、５ｉ０２膜２上の多結晶シリコン
膜をエツチング除去し、コンタクトホール３にのみ多結
晶シリコン膜を残存させ、最後にレジスト膜パターン５
を除去する。
これは、コンタクトホール３にアルミニウム電極を接続
する工程で、シリコン基板に直接アルミニウムを被着す
ると、アルミニウムの中に基板からシリコンが溶は出し
て、色々と弊害を起こすから、それを防ぐための多結晶
シリコン膜の形成方法である。
する工程で、シリコン基板に直接アルミニウムを被着す
ると、アルミニウムの中に基板からシリコンが溶は出し
て、色々と弊害を起こすから、それを防ぐための多結晶
シリコン膜の形成方法である。
また、第５図（ａ）〜（Ｃ）は半導体装置の製造方法の
うち、Ｉ ＯＰ （Ｉｓｏｌａｔｉｏｎ ｏｆ ０ｘｉ
ｄｅ ａｎｄ Ｐｏ１ｙｓｉｌｉｃｏｎ）と称する素子
分離帯の形成方法の工程順断面図である。同図（ａｌの
ように、シリコン基板１にＵ溝６を作成し、その内面に
５ｉ０２膜７を形成した後、多結晶シリコン膜８を被着
する。次いで、同図（ｂ）に示すように、上面の多結晶
シリコンｗＡ８を窒化シリコン（Ｓｉ３ Ｎ４ ）膜９
面まで研磨除去する０次いで、同図（Ｃ）に示すように
、Ｕ溝６上を酸化して、５ｉ０２膜７“を形成し、素子
分離帯を完成する。
うち、Ｉ ＯＰ （Ｉｓｏｌａｔｉｏｎ ｏｆ ０ｘｉ
ｄｅ ａｎｄ Ｐｏ１ｙｓｉｌｉｃｏｎ）と称する素子
分離帯の形成方法の工程順断面図である。同図（ａｌの
ように、シリコン基板１にＵ溝６を作成し、その内面に
５ｉ０２膜７を形成した後、多結晶シリコン膜８を被着
する。次いで、同図（ｂ）に示すように、上面の多結晶
シリコンｗＡ８を窒化シリコン（Ｓｉ３ Ｎ４ ）膜９
面まで研磨除去する０次いで、同図（Ｃ）に示すように
、Ｕ溝６上を酸化して、５ｉ０２膜７“を形成し、素子
分離帯を完成する。
尚、多結晶シリコン膜を被着させるには、例えば、シリ
コン基板１を数１００℃に加熱し、減圧ＣＶＤ法によっ
てモノシラン（ＳｉＦ２）などの反応ガスを分解して被
着させる方法が用いられる。
コン基板１を数１００℃に加熱し、減圧ＣＶＤ法によっ
てモノシラン（ＳｉＦ２）などの反応ガスを分解して被
着させる方法が用いられる。
［発明が解決しようとする問題点］
ところで、このように多結晶シリコン膜を全面に被着し
たり、あるいは、厚く被着して研磨したりする形成方法
は、非常に工数のかかる形成方法である。
たり、あるいは、厚く被着して研磨したりする形成方法
は、非常に工数のかかる形成方法である。
従って、これを簡易化するために、発明者たちはシリコ
ン基板上にのみ多結晶シリコン膜を選択的に被着させる
方法を提案した（出願番号：特５９−２５３５７６参照
）。
ン基板上にのみ多結晶シリコン膜を選択的に被着させる
方法を提案した（出願番号：特５９−２５３５７６参照
）。
その提案によれば、フォトプロセスが不要になるなど、
大変に工程が筒素化される。しかし、更に、このような
多結晶シリコン膜の粗密度（多孔度）をコントロールす
れば、処理工数が一層少な（なって、且つ、ＩＣを高品
質化することが明白である。
大変に工程が筒素化される。しかし、更に、このような
多結晶シリコン膜の粗密度（多孔度）をコントロールす
れば、処理工数が一層少な（なって、且つ、ＩＣを高品
質化することが明白である。
本発明は、この点に着目し、選択的に形成する多結晶シ
リコン膜の粗密度が調整できる半導体装置の製造方法を
提案するものである。
リコン膜の粗密度が調整できる半導体装置の製造方法を
提案するものである。
［問題点を解決するための手段］
その目的は、塩素系化合物を含む反応ガスに、メタンガ
ス、アンモニアガス、酸素ガス、トリクロルエチレン、
その他の多結晶化ガスの一種、又は、その複数種を添加
して、シリコン基板に多結晶シリコン膜゛を選択的に気
相成長し、前記多結晶化ガスの添加量を加減して、前記
多結晶シリコン膜の粗密度を調整するようにした半導体
装置の製造方法によって達成される。
ス、アンモニアガス、酸素ガス、トリクロルエチレン、
その他の多結晶化ガスの一種、又は、その複数種を添加
して、シリコン基板に多結晶シリコン膜゛を選択的に気
相成長し、前記多結晶化ガスの添加量を加減して、前記
多結晶シリコン膜の粗密度を調整するようにした半導体
装置の製造方法によって達成される。
［作用］
即ち、本発明は多結晶化ガスの添加ガス量を加減して、
選択成長する多結晶シリコン膜の粗密度を調節する製造
方法で、そうすれば、粗い多結晶シリコン膜を選択成長
し、その酸化速度を早くして、処理工数を減少させたり
、また、逆に高密度な多結晶シリコン膜からなる電極を
選択形成することができる。
選択成長する多結晶シリコン膜の粗密度を調節する製造
方法で、そうすれば、粗い多結晶シリコン膜を選択成長
し、その酸化速度を早くして、処理工数を減少させたり
、また、逆に高密度な多結晶シリコン膜からなる電極を
選択形成することができる。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図＋８）、 （ｂ））は本発明にかかる製造方法の
形成工程順断面図を示している。同図（ａｌに示すよう
に、予めシリコン基板１１上に選択的にＳｉ３Ｎ４膜１
２が形成されているとする。
形成工程順断面図を示している。同図（ａｌに示すよう
に、予めシリコン基板１１上に選択的にＳｉ３Ｎ４膜１
２が形成されているとする。
このようなシリコン基板をＣＶＤ装置に挿入して、キャ
リアガスと共に反応ガスを送入する。送入ガスは下記の
ような成分にして、シリコン基板を約９００℃に加熱す
る。
リアガスと共に反応ガスを送入する。送入ガスは下記の
ような成分にして、シリコン基板を約９００℃に加熱す
る。
水素（Ｈ２）（キャリアガス）：６０ｆ／分トリクロル
シラン（ＳｉＨＣｌ２） ： １ ｇ／分１％メタン
（ＣＨ４） ／Ｈ２： ５００ｃｃ／分そうすると、第
１図中）に示すように、Ｓｉ３Ｎ４膜１２の上には被着
せずに、シリコン基板１１の上にのみ多結晶シリコン膜
１３が被着する。その際、１％メタン（ＣＨ４）／Ｈ２
のガス流量を、１００ｃｃ／分ないし１０００ｃｃ／分
に変化させると、多結晶シリコン膜の粒度がガス流量の
増加と共に大きくなる。逆に云えば、多結晶シリコン膜
内の間隙が、そのガス流量の増加と共に増える０例えば
、１００ｃｃ／分では間隙は殆ど零に等しいが、１００
０ｃｃ／分では直径５００人程度の空孔ができて、多孔
質化が進む。
シラン（ＳｉＨＣｌ２） ： １ ｇ／分１％メタン
（ＣＨ４） ／Ｈ２： ５００ｃｃ／分そうすると、第
１図中）に示すように、Ｓｉ３Ｎ４膜１２の上には被着
せずに、シリコン基板１１の上にのみ多結晶シリコン膜
１３が被着する。その際、１％メタン（ＣＨ４）／Ｈ２
のガス流量を、１００ｃｃ／分ないし１０００ｃｃ／分
に変化させると、多結晶シリコン膜の粒度がガス流量の
増加と共に大きくなる。逆に云えば、多結晶シリコン膜
内の間隙が、そのガス流量の増加と共に増える０例えば
、１００ｃｃ／分では間隙は殆ど零に等しいが、１００
０ｃｃ／分では直径５００人程度の空孔ができて、多孔
質化が進む。
このメタン（ＯＨ４）ガスを多結晶化ガスと呼び、メタ
ンの他、アンモニア（ＮＨ３）、酸素（０２）、−酸化
窒素（Ｎｏ）、笑気ガス（Ｎ２．０）、）ジクロルエチ
レンなどが、同様にシリコン膜を多結晶化させるガスで
ある。従って、メタンの代わりにそれらのガスを使用し
ても、同様の状態か得られる。一方、これらの多結晶化
ガスを添加しなければ、単結晶シリコンが形成される。
ンの他、アンモニア（ＮＨ３）、酸素（０２）、−酸化
窒素（Ｎｏ）、笑気ガス（Ｎ２．０）、）ジクロルエチ
レンなどが、同様にシリコン膜を多結晶化させるガスで
ある。従って、メタンの代わりにそれらのガスを使用し
ても、同様の状態か得られる。一方、これらの多結晶化
ガスを添加しなければ、単結晶シリコンが形成される。
コノヨウにして、多結晶化ガスの量をコントロールする
と、成長する多結晶シリコン膜の粗密度が制御される。
と、成長する多結晶シリコン膜の粗密度が制御される。
尚、反応ガスにはトリクロルシラン（ＳｉＨＣｌ２）の
代わりにジクロルシラン（ＳｉＨ２Ｃ１２）と塩酸（Ｈ
ＣＩ）との混合ガスを用いても、同様の選択成長が得ら
れ、且つ、同様に、その粗密度が調整できる。
代わりにジクロルシラン（ＳｉＨ２Ｃ１２）と塩酸（Ｈ
ＣＩ）との混合ガスを用いても、同様の選択成長が得ら
れ、且つ、同様に、その粗密度が調整できる。
また、多結晶シリコン膜はシリコン以外の部分には被着
せず、上記のＳｉ３Ｎ４膜１２の代わりに、５ｉ０２膜
や他の膜を形成しておいても良い。
せず、上記のＳｉ３Ｎ４膜１２の代わりに、５ｉ０２膜
や他の膜を形成しておいても良い。
次に、本発明を適用する工程例について説明する。第２
図Ｔａｌ〜（Ｃ）は本発明を適用するＩＯＰ素子分離帯
の形成方法の工程順断面図である。
図Ｔａｌ〜（Ｃ）は本発明を適用するＩＯＰ素子分離帯
の形成方法の工程順断面図である。
まず、第２図（ａｌに示すように、シリコン基板１１に
Ｕ溝１６を形成し、その内面を酸化して、５ｉ０２膜１
７を形成した後、方向性ドライエッチを利用して、Ｕ溝
底面の５ｉ０２膜を除去して、シリコン基板１１を露出
させる。尚、１９はＳｉ３Ｎ４膜マスクである。
Ｕ溝１６を形成し、その内面を酸化して、５ｉ０２膜１
７を形成した後、方向性ドライエッチを利用して、Ｕ溝
底面の５ｉ０２膜を除去して、シリコン基板１１を露出
させる。尚、１９はＳｉ３Ｎ４膜マスクである。
次いで、同図（′ｂ）に示すように、本発明にかかる選
択成長法によって、粗い（ポーラスな）多結晶シリコン
膜１８を被着する。そうすると、図のように、Ｕ溝１６
の中にのみ多結晶シリコン膜が成長して、Ｕ溝が埋没さ
れる。且つ、Ｓｉ３Ｎ４膜１９の上には成長しない。次
いで、同図（Ｃ１に示すように、Ｕ溝１６上の多結晶シ
リコン膜１８を酸化して、５ｉ０２膜１７°を形成し、
Ｓｉ３Ｎ４膜１９を除去して、素子分離帯に仕上げる。
択成長法によって、粗い（ポーラスな）多結晶シリコン
膜１８を被着する。そうすると、図のように、Ｕ溝１６
の中にのみ多結晶シリコン膜が成長して、Ｕ溝が埋没さ
れる。且つ、Ｓｉ３Ｎ４膜１９の上には成長しない。次
いで、同図（Ｃ１に示すように、Ｕ溝１６上の多結晶シ
リコン膜１８を酸化して、５ｉ０２膜１７°を形成し、
Ｓｉ３Ｎ４膜１９を除去して、素子分離帯に仕上げる。
このような方法は、従来例（第５図参照）のようにＳｉ
３Ｎ４膜上に被着した多結晶シリコン膜を研磨除去する
工程が不要になり、且つ、粗い多結晶シリコン膜面を酸
化して、５ｉ０２膜１７′を形成するために、酸化速度
が早くなって、工数が低減できる。なお、この形成方法
によれば、底面でシリコン基板と多結晶シリコン膜とが
直接接触しているが、純粋な多結晶シリコン膜は絶縁性
であり、また、シリコン基板の接触面には、通常、チャ
ネルストッパ層２０（第２図（Ｃ１に図示している）が
形成されているから、問題にはならない。
３Ｎ４膜上に被着した多結晶シリコン膜を研磨除去する
工程が不要になり、且つ、粗い多結晶シリコン膜面を酸
化して、５ｉ０２膜１７′を形成するために、酸化速度
が早くなって、工数が低減できる。なお、この形成方法
によれば、底面でシリコン基板と多結晶シリコン膜とが
直接接触しているが、純粋な多結晶シリコン膜は絶縁性
であり、また、シリコン基板の接触面には、通常、チャ
ネルストッパ層２０（第２図（Ｃ１に図示している）が
形成されているから、問題にはならない。
次に、第３図（ａｌ〜（ｄ）は絶縁膜素子分離法として
著名なＬＯＣＯ３法に、本発明を適用する具体的実施例
である。まず、同図（ａ）に示すように、シリコン基板
２１の上にＳｉ３Ｎ４膜２２を選択的に形成する。その
Ｓｉ３Ｎ４膜部分が素子形成領域である。
著名なＬＯＣＯ３法に、本発明を適用する具体的実施例
である。まず、同図（ａ）に示すように、シリコン基板
２１の上にＳｉ３Ｎ４膜２２を選択的に形成する。その
Ｓｉ３Ｎ４膜部分が素子形成領域である。
次いで、同図（ｂ）に示すように、本発明を適用して、
シリコン基板面に粗い多結晶シリコン膜２３を被着する
。次いで、同図ｔｃ＋に示すように、その多結晶シリコ
ン膜２３を酸化して、５ｉ０２膜２３’とした後、Ｓｉ
３Ｎ４膜２２を除去する。この時、粗い多結晶シリコン
膜２３の酸化速度は早く、処理工数が低減される。
シリコン基板面に粗い多結晶シリコン膜２３を被着する
。次いで、同図ｔｃ＋に示すように、その多結晶シリコ
ン膜２３を酸化して、５ｉ０２膜２３’とした後、Ｓｉ
３Ｎ４膜２２を除去する。この時、粗い多結晶シリコン
膜２３の酸化速度は早く、処理工数が低減される。
次いで、Ｓｉ３Ｎ４膜が除去された露出シリコン基板２
１に単結晶シリコン膜２４を選択的にエピタキシャル成
長する。選択的エピタキシャル成゛長は既に良く知られ
ている方法である。
１に単結晶シリコン膜２４を選択的にエピタキシャル成
長する。選択的エピタキシャル成゛長は既に良く知られ
ている方法である。
かくして、この単結晶シリコン膜２４に半導体素子を形
成する。このような形成方法によれば、５ｉ０２膜は熱
酸化膜であるから、絶縁耐圧が良くて、高品質なＩＣが
形成される。且つ、この形成方法によれば、従来のＬＯ
ＣＯ３法の最大の問題点であったバーズビークの発生が
ない。バーズビークはＩＣの微細化を阻害するもので、
その点からＩＣを高品質化させる意義は大きい。
成する。このような形成方法によれば、５ｉ０２膜は熱
酸化膜であるから、絶縁耐圧が良くて、高品質なＩＣが
形成される。且つ、この形成方法によれば、従来のＬＯ
ＣＯ３法の最大の問題点であったバーズビークの発生が
ない。バーズビークはＩＣの微細化を阻害するもので、
その点からＩＣを高品質化させる意義は大きい。
その他、本発明を通用する実施例として、多結晶シリコ
ン配線層を形成する場合があり、その場合は、導電性を
良くするために、高密度な多結晶シリコン膜を選択成長
する方法を用いる。
ン配線層を形成する場合があり、その場合は、導電性を
良くするために、高密度な多結晶シリコン膜を選択成長
する方法を用いる。
［発明の効果］
以上の説明から明らかなように、本発明によれば、多結
晶シリコン膜が選択成長できて、その多結晶シリコン膜
の粗密度が調節されるため、製造工数が減少して、製造
コストの低減に役立ち、且つ、ＩＣなど半導体装置の品
質・性能の向上にも寄与するものである。
晶シリコン膜が選択成長できて、その多結晶シリコン膜
の粗密度が調節されるため、製造工数が減少して、製造
コストの低減に役立ち、且つ、ＩＣなど半導体装置の品
質・性能の向上にも寄与するものである。
第１図（ａｌ、 （ｂｌは本発明にかかる製造方法の工
程順断面図、 第２図（ａｌ〜（Ｑ）は本発明を適用するＩＯＰの形成
方法の工程順断面図、 第３図（ａ）〜（ｄ）は本発明を適用する他側の製造方
法の工程順断面図、 第４図（ａ）〜（０）は従来の多結晶シリコン膜を形成
する製造方法の工程順断面図、 第５図（Ｍ）〜（０）は従来のＩＯＰの形成方法の工程
順断面図である。 図において、 １、１１．２１はシリコン基板、 ２、 ７． ７ ’、 １７．１７”、 ２３”は５ｉ
０２膜、４、 ８．１３．１８．２３は多結晶シリコン
膜、９、１２．１９はＳｉ３Ｎ４膜 を示している。 ＋衿ｇＡ肖υが壜方５乏 第１図 漆発申ＩＯＰ硝忍状形賎°か± 第 ２ 図 不戚シ日月りイむ例の」１才尺戊表方遜とａ！３ 図 Ｂ→几鼾リすニの性成方法 ｔａ ４ 閃 従訃ＬＯＰのｙｆＡ／八゛方へ 第 ５ 図
程順断面図、 第２図（ａｌ〜（Ｑ）は本発明を適用するＩＯＰの形成
方法の工程順断面図、 第３図（ａ）〜（ｄ）は本発明を適用する他側の製造方
法の工程順断面図、 第４図（ａ）〜（０）は従来の多結晶シリコン膜を形成
する製造方法の工程順断面図、 第５図（Ｍ）〜（０）は従来のＩＯＰの形成方法の工程
順断面図である。 図において、 １、１１．２１はシリコン基板、 ２、 ７． ７ ’、 １７．１７”、 ２３”は５ｉ
０２膜、４、 ８．１３．１８．２３は多結晶シリコン
膜、９、１２．１９はＳｉ３Ｎ４膜 を示している。 ＋衿ｇＡ肖υが壜方５乏 第１図 漆発申ＩＯＰ硝忍状形賎°か± 第 ２ 図 不戚シ日月りイむ例の」１才尺戊表方遜とａ！３ 図 Ｂ→几鼾リすニの性成方法 ｔａ ４ 閃 従訃ＬＯＰのｙｆＡ／八゛方へ 第 ５ 図
Claims (3)
- （１）シリコン基板に多結晶シリコン膜を選択的に気相
成長する製造方法であつて、塩素系化合物を含む反応ガ
スに、多結晶化ガスの一種、または、複数種を添加し、
該多結晶化ガスの添加量を加減して、前記多結晶シリコ
ン膜の粗密度を調整するようにしたことを特徴とする半
導体装置の製造方法。 - （２）前記多結晶シリコン膜を、Ｕ溝内の底面に露出し
たシリコン基板に選択的に気相成長して、該Ｕ溝を埋没
させるようにしたことを特徴とする特許請求の範囲第１
項記載の半導体装置の製造方法。 - （３）前記多結晶シリコン膜を、シリコン基板上に選択
的に気相成長し、該多結晶シリコン膜を酸化して素子間
絶縁膜とするようにしたことを特徴とする特許請求の範
囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9036285A JPS61248438A (ja) | 1985-04-25 | 1985-04-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9036285A JPS61248438A (ja) | 1985-04-25 | 1985-04-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61248438A true JPS61248438A (ja) | 1986-11-05 |
Family
ID=13996424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9036285A Pending JPS61248438A (ja) | 1985-04-25 | 1985-04-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61248438A (ja) |
-
1985
- 1985-04-25 JP JP9036285A patent/JPS61248438A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0555479B2 (ja) | ||
| US6176925B1 (en) | Detached and inverted epitaxial regrowth & methods | |
| JPH02302027A (ja) | アモルフアス或いは多結晶シリコンの選択成長法 | |
| JP2003514392A (ja) | サファイア基板上に窒化ガリウム半導体層を製造するペンディオエピタキシャル方法およびそれにより製造された窒化ガリウム半導体構造体 | |
| JP2002531945A (ja) | 横方向成長による窒化ガリウム層の製造 | |
| US7084049B2 (en) | Manufacturing method for buried insulating layer-type semiconductor silicon carbide substrate | |
| JPS60145376A (ja) | タングステンシリサイド膜の成長方法 | |
| JPS61248438A (ja) | 半導体装置の製造方法 | |
| JPS6226569B2 (ja) | ||
| JPS63250463A (ja) | 金属薄膜形成方法 | |
| KR970005943B1 (ko) | 반도체 장치의 텅스텐 실리사이드 제조방법 | |
| JPH0258217A (ja) | 金属膜の形成方法 | |
| JPS60178620A (ja) | 半導体基板の製造方法 | |
| JP3018408B2 (ja) | 半導体装置の製造方法 | |
| JPS61183199A (ja) | チタンシリサイドの選択成長方法 | |
| JPS61198628A (ja) | タングステン膜の選択成長方法 | |
| JPH01260833A (ja) | 絶縁膜の気相成長方法 | |
| JPS6376875A (ja) | 気相成長法 | |
| JPH10223556A (ja) | 半導体装置の製造方法 | |
| JPH05175121A (ja) | Ｓｏｉ基板の製法および半導体装置 | |
| JPS60158672A (ja) | 半導体装置の製造方法 | |
| JPS61131434A (ja) | 半導体装置の製造方法 | |
| JPH0819521B2 (ja) | 金属被膜の成長方法 | |
| JPS6294944A (ja) | ３−５化合物半導体のｍｉｓ構造形成方法 | |
| JPS63239935A (ja) | シリコン選択成長法 |