JPS61247116A

JPS61247116A - フイルタ回路

Info

Publication number: JPS61247116A
Application number: JP60087384A
Authority: JP
Inventors: Hiroshi Okamoto; 博岡本
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1985-04-25
Filing date: 1985-04-25
Publication date: 1986-11-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野］本発明は、磁気記録再生装置のサーボ回路等に用いられ
るフィルタ回路に関するものでおる。

［発明の技術的背景］周知のように、磁気記録再生装置のサーボ回路において
は、記録再生信号の周波数特性を制御する目的のために
、抵抗とコンデンサを用いたフィルタ回路が使用されて
いる。

第３図（ａ）は、従来から一般的に使用されているフィ
ルタ回路を示す図でのり、入力端１と出力端２との間に
接続された抵抗Ｒ１と、出力端２と接地電位間に接続さ
れた抵抗Ｒ２とコンデンサＣとから構成されており、入
力端１に第３図（ｂ）の波形図に示すようにパルス状の
入力電圧ｅｉ（ｔ）を印加すると、出力端２からは抵抗
Ｒ１，Ｒ２およびコンデンサＣの値で決まる時定数τ＝
Ｃ（Ｒ１十Ｒ２）で指数関数的に変化する出力電圧ｅｏ
＜ｔ）が得られる。この場合、入力電圧ｅｉ　　（ｔ）
の振幅値をＥＡとすると、一１／τ ｅｏ　　（ｔ）＝ＥＡ　　（１−ｅ　　　　）となる。

ところが、この第３図（ａ）のフィルタ回路においては
、時定数τが大きくなるに従って入力電圧ｅｉ　　（ｔ
）に対する出力電圧ｅｏ（ｔ＞の応答が遅くなるという
問題がある。

そこで、第４図（ａ）に示すように、コンデンサＣを直
流電源３によって入力電圧の極性と同一方向にバイアス
し、具体的には第４図（ｂ）に示すように、直流電圧Ｅ
Ｃを抵抗Ｒ３とＲ４との分圧によってバイアス電圧ＥＢ
を取出し、このバイアス電圧Ｅ８によってコンデンサＣ
をバイアスし、これによってコンデンサＣの充電時間を
バイアス電圧ＥＢに相当する充電時間の分だけ短くし、
第４図（Ｃ）の波形図に示すように、入力電圧ｅｉ（ｔ
）に対する出力電圧ｅｏ（ｔ）の応答を早めるようにし
たフィルタ回路が提案されている。

［背景技術の問題点］ところが、第４図（ａ）に示した従来のフィルタ回路に
おいては、入力電圧ｅｉ　　（ｔ）がＯ（Ｖ）になると
、バイアス電圧ＥＢによって通常動作時とは逆方向の充
電電流がコンデンサＣ１抵抗Ｒ２゜Ｒ１を通して入力端
１に向けて流れ、コンデンサＣと抵抗Ｒ２との接続点ａ
がマイナス、コンデンサＣと直流電源３との接続点すが
プラスの極性になる。これは、入力電圧ｅｉ　　（ｔ）
＝Ｏの期間が短い場合には大きな問題とはならない。し
かし、サーボ回路の起動時などのように入力電圧ｅｉ（
１）・がｅｉ　　（ｔ）＝Ｏとなる期間Ｔｏが長くなる
場合には、コンデンサＣが逆方向に充電されてしまう結
果となるため、この充電電圧を放電するのに必要な時間
だけ入力電圧ｅｉ　　（ｔ）に対する出力電圧ｅｏ（ｔ
）の応答が遅れてしまうという問題があった。

［発明の目的］本発明は上記問題点を解決し、入力電圧の休止時間が長
い場合であっても入力電圧に対する出力電圧の応答遅れ
を防ぐことができるフィルタ回路を提供することを目的
としている。

［発明の概要］本発明は、コンデンサの両端および出力端と接地電位間
にスイッチ木子をそれぞれ接続し、入力電圧が零のとき
にはこれらのスイッチ素子を作動さぜ、コンデンサの両
端を短絡すると共に、出力端を接地電位に短絡するよう
に構成したものである。

［発明の実施例］以下、本発明を図示する実施例に基づいて詳細に説明す
る。

第１図（ａ＞は本発明によるフィルタ回路の基本構成を
示すブロック図であり、フィルタ回路の時定数を決定す
る抵抗Ｒ１，Ｒ２およびコンデンサＣのうち、コンデン
サＣの両端にはスイッチＳＷＩが接続されている。また
、出力端２と接地電位間にもスイッチＳＷ２が接続され
ている。一方、入力端１には電圧検出回路４が接続され
ている。この電圧検出回路４は入力電圧ｅｉ　　（ｔ）
が０（ｖ）であるか否かを検出するもので、ｅｉ（ｔ）
＝Ｏ（Ｖ）　（７）場合ニハ、スイッチＳＷ１　とＳＷ
２を作動させ、コンデンサＣの両端を短絡させ、ざらに
出力端２を接地電位に短絡させる。

このようにすることにより、入力電圧ｅｉ　　（ｔ）が
Ｏ（Ｖ）である期間、すなわち休止時間が長くても、コ
ンデンサＣの両端はスイッチＳＷＩで短絡されているた
め、バイアス電圧ＥＢによって逆方向に充電されること
はなくなる。

また、出力電圧ｅｏ　　（ｔ＞は休止時間の間、０（ｖ
）に維持される。従って、休止時間が長くなっても入力
電圧ｅｉ　　（ｔ）に対する出力電圧ｅｏ（ｔ）の応答
が遅くなることはない。

１１図（ｂ）は、第１図（ａ）の具体的な構成の一例を
示す回路図であり、コンデンサＣの両端にはＰＮＰトラ
ンジスタＱ１のコレクタとエミッタが接続され、このト
ランジスタＱ１のベースに抵抗Ｒ５を介して入力される
入力電圧ｅｉ　　（ｔ）が０（ｖ）のときに該トランジ
スタＱ１を導通させ、コンデンサＣの両端を短絡するよ
うに構成されている。

一方、出力端２と接地電位間にはＮＰＮトランジスタＱ
３のコレクタとエミッタが接続され、入力電圧ｅｉ　　
（ｔ）が０（■）のときにはＰＮＰトランジスタＱ２を
導通させ、直流電圧十Ｂを抵抗Ｒ８を介してトランジス
タＱ３のベースに印加することにより、該トランジスタ
Ｑ３を導通させ、出力端２を接地電位に短絡するように
構成されている。なお、Ｒ６はトランジスタＱ２のベー
ス抵抗、Ｒ７はエミッタ抵抗である。

第２図は、第１図（ｂ）に示したフィルタ回路を磁気記
録再生装置の速度制御回路に適用した実施例を示す図で
ある。同図において、第１図（ｂ）に示したフィルタ回
路の他に、トランジスタＱ４゜Ｑ５．Ｑ６．Ｑ７および
駆動対象の直流モータＭが設けられている。

トランジスタＱ４は入力電圧ｅｉ　　（ｔ）を高入力イ
ンピーダンスで受け、高出力インピーダンスで出力する
エミッタフォロワ構成のトランジスタである。また、ト
ランジスタ０５〜Ｑ７はトランジスタＱ４の出力電圧を
直流増幅する増幅回路としてのトランジスタである。

この構成においては、入力電圧ｅｉ　　（ｔ）としては
基準速度に対する速度誤差電圧が入力される。

この速度誤差電圧はフィルタ回路でフィルタリングされ
た後、トランジスタ０４〜Ｑ７で増幅されて直流モータ
Ｍに供給される。これによって、直流モータＭの回転速
度は速度誤差電圧の値に応じて修正される。

なお、このような構成の速度制御回路をサーボループか
ら一時的に切離し、再度サーボループを形成する場合に
おいては、電圧検出回路に相当する回路部分を外部制御
に代行させるようにしてもよい。

［発明の効果］以上説明したように本発明は、コンデンサの両端および
出力端と接地電位間にスイッチ素子をそれぞれ接続し、
入力電圧が零のときにはこれらのスイッチ素子を作動さ
せ、コンデンサの両端を短絡すると共に、出力端を接地
電位に短絡するように構成したものである。

このため、入力電圧の休止時間が長い場合であっても入
力電圧に対する出力電圧の応答遅れを防ぐことができ、
磁気記録再生装置のサーボ回路に適用すれば、周波数特
性を高精度で制御することができるなどの効果が得られ
る。

【図面の簡単な説明】

第１図は本発明によるフィルタ回路の一実施例を示す図
、第２図は本発明のフィルタ回路を磁気記録再生装置の
速度制御回路に適用した場合の実施例を示す図、第３図
および第４図は従来のフィルタ回路の構成と過度応答特
性を示す波形図である。］・・・入力端、　　　２・・・出力端、３・・・直流
電源、　　４・・・電圧検出回路、Ｒ１，Ｒ２・・・抵
抗、Ｃ・・・コンデンサ、ＳＷＩ、ＳＷ２・・・スイッ
チ。代理人　弁理士　　則　近　憲　佑（はか１名）第１図
（Ｃ１）第１　図（ｂ）

Claims

【特許請求の範囲】

　入力端と出力端との間に直列接続された第１の抵抗と
、直流電源と、一端が前記出力端に接続され、他端が前
記直流電源に接続されて入力電圧の極性に対して順方向
にバイアスされている第２の抵抗とコンデンサとから成
る直列体とを有するフィルタ回路において、前記コンデ
ンサの両端に並列接続された第１のスイッチ素子と、前
記出力端と接地電位間に接続された第２のスイッチ素子
と、前記入力端の入力電圧が零の時に前記第１および第
２のスイッチ素子を作動させ、コンデンサの両端を短絡
させると共に、出力端電位を接地電位に接続させる電圧
検出回路とを設けて成るフィルタ回路。