JPS5817208Y2 - アナログ量表示装置のドライブ回路 - Google Patents

アナログ量表示装置のドライブ回路

Info

Publication number
JPS5817208Y2
JPS5817208Y2 JP3179578U JP3179578U JPS5817208Y2 JP S5817208 Y2 JPS5817208 Y2 JP S5817208Y2 JP 3179578 U JP3179578 U JP 3179578U JP 3179578 U JP3179578 U JP 3179578U JP S5817208 Y2 JPS5817208 Y2 JP S5817208Y2
Authority
JP
Japan
Prior art keywords
circuit
transistor
capacitor
resistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3179578U
Other languages
English (en)
Other versions
JPS54135542U (ja
Inventor
森岡幸一
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP3179578U priority Critical patent/JPS5817208Y2/ja
Publication of JPS54135542U publication Critical patent/JPS54135542U/ja
Application granted granted Critical
Publication of JPS5817208Y2 publication Critical patent/JPS5817208Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【考案の詳細な説明】 本考案は、磁気記録装置の記録レベルなどのモニターに
使用する、アナログ量表示装置をドライブする回路の改
良に関する竺 たとえば、磁気記録装置の磁気テープ上に記録する信号
レベルは、その平均値゛が与えられた磁気テープに対し
許容値の上限近ぐに設定されるほど良い。
これは、磁気テープのノ゛イズおよびシステムの雑音に
対しS/Nを複ぐしくた奴゛態で記録す°る条件である
そして、時々出現するアナ゛ロク1のピーク的な信号に
対し、記録する時間内に上記許容値゛を何回オーバする
か、また、゛そメ芽二′バの程度をいくらに求めるのか
が上記平均レベルの設定をする上で大きなファクタとな
る。
従来、上記のような、最大値が問題となる信号をアナロ
グ量表示装置(以下、計器という)でモニターする場合
、針が絶えず動きその振れが読み取りにくいので、針の
振れを最大値のところに停止させる(以下、ピークホー
ルドという)ことが行なわれ、その方法としてピークホ
ールド回路を手動スイッチでオン、オフするものがある
しかし、ピークホールド回路を一度オンにすると、計器
の針は、その時点以後のアナログ量の最大値に更新され
るだけで、ピークホールド回路をオフにしない限り、ホ
ールド値以下のアナログ量を表示しない。
また、ホールドするといっても最大5分程度で、それ以
上経過すると、指針の振れは低下し正確でなくなる。
このため、一度ピークホールド回路を手動でオンにした
後;入力信号が最適でなくなって針の振れが高す・ぎ□
る場合には、ピークホールド゛回路を手動でオフにして
針の自由な動きにより入力信号の平均レベルを下げる処
置をとった後、また、ピークホール下回路をオンにして
それをチェックするという処置を繰り返さなければなら
ず、入力信号に対し連通な処置をとることができなかっ
た。
本考案は、上記のような不具合のないアナログ量表示装
装置のドライブ回路を提供しようとするものである。
′本考案は、こみため、ピークホールド回路を所゛望の
周期で自動的にオン、オフするようにドライブ回蕗番構
成するもめである。
図は本考案の一実施例を示し、1は入力端午、2は増幅
器、3,4はコンデンサ5、抵抗器6とともに入力信号
を直流信号に変換するダイオード、7は直流信号をベー
ス入力とし、コレクタを抵抗器11を介して電源16に
接続し、エミッタに接続した上端接地のコンデンサ8を
充電するトランジスタ、9はコンデンサ8の放電路とな
る抵抗器、10はコンデンサ8の電圧ゲート入力とし、
ドレインをトランジスタ7のコレクタに接続し、ソース
に接続した、電流を調整する半固定抵抗器12、ソース
バイアスを与える順方向のダイオード14、計器15の
、一端接地の直列回路にドレイン電流を流す電界効果形
トランジスタ(以下FETという)、13は計器15の
電流の分流路となる抵抗器、17は可動端子によるR1
.R2部分が一端接地のコンデンサ20の充、放電路と
なる、一端を電源16に接続した可変抵抗器、18は可
変抵抗器17の他端にコレクタを接続し、エミッタを接
地し、ベースを抵抗器24を介してコンパレータ22の
出力側に接続したトランジスタ・、19は一端を電源1
6に接続し、一端を接地した抵抗器21とともに、基準
電圧を設定する抵抗器、22は基準電圧とコンデンサ2
0の電圧を入力とする、出力側を抵抗器23を介して電
源16に接続したコンパレータ、27はベースを抵抗器
25を介してコンパレータ22の出力側に接続し、コレ
クタを抵抗器28を介して電源16に接続し、エミッタ
を接地したトランジスタ、29はベース、エミッタを、
それぞれ、トランジスター27のコレクタエミッタに接
続し、コレクタを抵抗器9の他端に接続したトランジス
タ、30はベースを抵抗器26を介してコンパレータ2
2の出力側に接続し、エミッタを接地し、コレクタを抵
抗器13の他端に接続したトランジスタである。
上記構成の第1図の回路においては、入力端子1に加え
られた入力信号は、増幅器2で増幅され、同時に、出力
側が低インピーダンスに変換され、ダイオード3,4で
コンデンサ5、抵抗器6の直流信号に変換される。
この直流信号はトランジスタ7によるコンデンサ8の電
荷量を制御し、この電荷量はFET10のゲート電圧と
なって、そのドレイン電流を生じさせ、これが計器15
に流れる。
ここで、トランジスタ29がオン、トランジスタ30が
オフの時は、コンデンサ8の電荷は抵抗器9とトランジ
スタ29を介して放電するので、計器15の針は入力信
号に応じて振れ、この時ピークホールド回路はオフであ
る。
また、トランジスタ29がオフ、トランジスタ30がオ
ンの時は、コンデンサ8は、放電路がオフのため、入力
信号の最大値に応じた電圧に充電されたままの状態をつ
づけ、FET10はコンデンサ8のこの電圧に比例した
ある一定のドレイン電流を計器15に流しつづけ、計器
15の針は、入力信号の最大値で停止したままの状態と
なり、この時ピークホールド回路はオンであり、トラン
ジスタ30は、計器15に流れる電流を抵抗器13を介
して分流させ、計器15の針の振れが、ピークホールド
をオフにした時に対し、わずかずれるのを防ぐ。
なお、このピークホールド時間は、コンデンサ8の電圧
でFET10をドライブするようにしたので、コンデン
サ8の容量は小さくとも、実用上十分な時間とすること
ができる。
そして、入力信号がなくなると、上記直流信号がなくな
るため、トランジスタ7はカットオフとなり、コンデン
サ8の充電は停止されるので、計器15の針は、ピーク
ホールド回路がオフの時は、コンデンサ8の電荷の放電
にしたがい零位置に戻り、ピークホールド回路がオンの
時は、所定ホールド時間抜零位置に戻る。
上記のように、計器15のピークホールド回路は、トラ
ンジスタ29によってオン、オフされるが、このトラン
ジスタ29は、下記のように、可変抵抗器17以下の構
成する発振回路によって制御される。
可変抵抗器17のR0部分は電源16によるコンデンサ
20の充電を制御し、このコンデンサ20の上昇する充
電電圧は、抵抗器19.21で設定した基準電圧ととも
に、コンパレータ22の入力とな・つている。
コンパレータ22は、コンデンサ20の電圧が基準電圧
よりも低い間は出力側に電圧がない(以下、この状態を
Lという)がコンデンサ20の電圧が時間の経過ととも
に上昇し基準電圧を越えると出力側に電圧を発生する(
以下、この状態をHという)。
コンパレータ22の出力側がHになると、この出力信号
は抵抗器24を介してトランジスタ18をオンとし、コ
ンデンサ20の電荷を可変抵抗器17のR1部分とR2
部分で分圧した電源、電圧、となるまで放電する。
この放電でコンデンサ20の電圧が基準電圧よりも低く
なると、コンパレータ22の出力側はHからLに移行す
る。
すると、また、コンデンサ20の可変抵抗器17のR1
部分を介する充電が始まり、その電圧が基準電圧を越え
ると、コンパレータ22の出力側はLからHに移行する
以後、これを電源16をオフにするまで繰り返す。
このようにして、コンパレータ22の出力側に交互に発
生するHとLはトランジスタ29を制御し、Hの時、ト
ランジスタ27.30をオン、トランジスタ29をオフ
、Lの時、トランジスタ27.30をオフ、トランジス
タ29をオンとする。
そして、このHとLの周期、即ち、ピークホールド回路
のオン、オフの時間は、可変抵抗器17の可動端子の位
置(R1とR2の比)によって決まり、任意に選択でき
る。
このR1,R2をあらかじめ適当に選定して、ロータリ
ースイッチなどにより所定の時間を設定するようにして
もよい。
R1を零とすれば、発振は停止しコンパレータ22の出
力側はHの状態にとどまり、ピークホールド回路はオン
のままとなる。
したがって、コンパレータ22の出力側と抵抗器25.
26の間にスイッチを設ければ、従来と同じく、ピーク
ホールド回路を手動でオン、オフすることができるよう
になる。
なお、本考案の回路は、上記のピーク値表示形の計器に
限らず、VU計、RMS表示計などにも適用でき、また
、計器に流れる電流を電圧に変換し、これをA−D変換
しディジタル表示とすることもできる。
以上のように、本考案の回路によれば、ピークホールド
回路のオン、オフが自動的に繰り返され、しかも、その
周期が任意に選定でき、そのオフの周期中の計器の針の
振れにより記録レベルを最適に操作設定し、その後のオ
ンの周期中の計器の針の振れによりその設定レベルが最
適かどうか再チェックできるので、磁気記録器の記録レ
ベルなどの正確なモニター、迅速な設定がきわめて容易
となって、磁気テープの記録可能な性能限界で記録する
ことが可能になる。
また、入力信号の有無に無関係に計器の針のピークホー
ルドのオン、オフが繰り返えされており、磁気テープ上
許容されるレベルに対し十分小さいレベル点でピークホ
ールドされるチャンスも大きいので、入力信号の時間変
化においてその最大値がどのように変化して行くのかを
見るのにも都合が良くなる。
【図面の簡単な説明】
図は本考案の一実施例を示す図である。 1・・・・・・入力端子、2・・・・・・増幅器、3,
4,14・・・・・・ダイオード、5,8,20・・・
・・・コンデンサ、6.9,11.13,19,21.
23,24゜25.26,2B・・・・・・抵抗器、7
、18 、27 。 29.30・・・・・・トランジスタ、10・・・・・
・電界効果形トランジスタ、12・・・・・・半固定抵
抗器、15・・・・・・計器、16・・・・・・電源、
1γ・・・・・・可変抵抗器、22・・・・・・コンパ
レータ。

Claims (1)

    【実用新案登録請求の範囲】
  1. アナログ入力を直流電圧とする変換回路と、この直流電
    圧をベース入力としてエミッタに接続したコンデンサの
    充電電圧とするトランジスタ回路と、この充電電圧をゲ
    ート入万としてドレイシ電流を計器に流す電界効果形ト
    ランジスタ回路と、トランジスタ回路のコンデンサの放
    電路となる抵抗器と、任意の周期の出力を発生する発振
    回路と、発振回路の出力によりトラシジスタ回路のコン
    デンサの抵抗器による放電路をオン、オフする回路とか
    ら成るアナログ量表示装置のドライブ回路よ
JP3179578U 1978-03-13 1978-03-13 アナログ量表示装置のドライブ回路 Expired JPS5817208Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3179578U JPS5817208Y2 (ja) 1978-03-13 1978-03-13 アナログ量表示装置のドライブ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3179578U JPS5817208Y2 (ja) 1978-03-13 1978-03-13 アナログ量表示装置のドライブ回路

Publications (2)

Publication Number Publication Date
JPS54135542U JPS54135542U (ja) 1979-09-20
JPS5817208Y2 true JPS5817208Y2 (ja) 1983-04-07

Family

ID=28884052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3179578U Expired JPS5817208Y2 (ja) 1978-03-13 1978-03-13 アナログ量表示装置のドライブ回路

Country Status (1)

Country Link
JP (1) JPS5817208Y2 (ja)

Also Published As

Publication number Publication date
JPS54135542U (ja) 1979-09-20

Similar Documents

Publication Publication Date Title
US4121141A (en) D.C. motor speed control circuitry
JPS5817208Y2 (ja) アナログ量表示装置のドライブ回路
US6218898B1 (en) Circuitry for measuring piezoelectric signals
JPS6133708Y2 (ja)
US4260937A (en) Speed sensitive field weakening control for traction motors
JPS6317014Y2 (ja)
JPH0531700Y2 (ja)
CA1100578A (en) Meter drive circuit
JPS6344772Y2 (ja)
JPS58111417A (ja) 振幅制御装置
JPS5912750Y2 (ja) テ−プレコ−ダの録音バイアス回路
JPS61247116A (ja) フイルタ回路
JPS5853693Y2 (ja) ロクオンレベルジドウセツテイカイロ
JPS6230233Y2 (ja)
JPH0733459Y2 (ja) 磁気テープ記録再生装置のモード切り替え等のための積分回路
JPS6213436Y2 (ja)
JPH0110565Y2 (ja)
JPS5834806Y2 (ja) 信号伝送遮断回路
US3989998A (en) Wide range pulse generator
KR910002718Y1 (ko) 마이크 녹음 제어 장치
JPS5936030Y2 (ja) 掃引受信機
JPS6324662Y2 (ja)
JPS6025154Y2 (ja) ミユ−テイング回路
JPS5935912Y2 (ja) ラジオ付テ−プレコ−ダ−のalc回路
SU643903A1 (ru) Интегрирующее устройство