JPS626656Y2 - - Google Patents
Info
- Publication number
- JPS626656Y2 JPS626656Y2 JP5698082U JP5698082U JPS626656Y2 JP S626656 Y2 JPS626656 Y2 JP S626656Y2 JP 5698082 U JP5698082 U JP 5698082U JP 5698082 U JP5698082 U JP 5698082U JP S626656 Y2 JPS626656 Y2 JP S626656Y2
- Authority
- JP
- Japan
- Prior art keywords
- solenoid
- power supply
- monostable multivibrator
- supply voltage
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001960 triggered effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 1
Landscapes
- Magnetically Actuated Valves (AREA)
- Control Of Electrical Variables (AREA)
Description
【考案の詳細な説明】
本考案は、ソレノイドを駆動する駆動回路の改
良に関するものである。
良に関するものである。
この種の駆動回路の従来例を第１図に示す。第
１図において、Lsはソレノイドである。この第
１図の回路においては、制御信号Viによりトラ
ンジスタTrをオンにすると、電源電圧ＶMにより
ソレノイドLsに電流ＩLが流れ、これによりソレ
ノイドLsが作動するようになつている。電流ＩL
はＩL＝ＶM／Ｒ＋Rsで表わされる。Ｒはソレノ
イドLsに直列に接続された抵抗、Rsはソレノイ
ドLsの内部抵抗である。なお、第１図におい
て、Ｄは保護用ダイオードである。
１図において、Lsはソレノイドである。この第
１図の回路においては、制御信号Viによりトラ
ンジスタTrをオンにすると、電源電圧ＶMにより
ソレノイドLsに電流ＩLが流れ、これによりソレ
ノイドLsが作動するようになつている。電流ＩL
はＩL＝ＶM／Ｒ＋Rsで表わされる。Ｒはソレノ
イドLsに直列に接続された抵抗、Rsはソレノイ
ドLsの内部抵抗である。なお、第１図におい
て、Ｄは保護用ダイオードである。
このようなソレノイドの駆動回路は構成が簡単
で従来から用いられているが、ソレノイド電流Ｉ
Lを直列抵抗Ｒで決定しているために、 (イ) 電源電圧ＶMが変動すると電流ＩLがそれに比
例して変化し、電圧ＶMが低い場合には動作不
能となり、逆に高い場合にはソレノイドが過熱
する危険がある。
で従来から用いられているが、ソレノイド電流Ｉ
Lを直列抵抗Ｒで決定しているために、 (イ) 電源電圧ＶMが変動すると電流ＩLがそれに比
例して変化し、電圧ＶMが低い場合には動作不
能となり、逆に高い場合にはソレノイドが過熱
する危険がある。
(ロ) 直列抵抗Ｒによつて電力が無駄に消費される
ために電源に負担がかかる。
ために電源に負担がかかる。
等の欠点がある。
本考案は第１図の回路より回路構成自体は多少
複雑になるが、上記のような欠点の無い駆動回路
を得たもので、その実施例を第２図に示す。第２
図において、Lsはソレノイド、Rsはソレノイド
Lsの内部抵抗、Trはソレノイド駆動用のトラン
ジスタ、MOは単安定マルチバイブレータ、C1，
R1はその単安定マルチバイブレータのパルス幅
を決定する時定数素子である容量および抵抗、
OPは演算回路、Vrefは基準電圧、ＶMは電源電圧
を示すものである。
複雑になるが、上記のような欠点の無い駆動回路
を得たもので、その実施例を第２図に示す。第２
図において、Lsはソレノイド、Rsはソレノイド
Lsの内部抵抗、Trはソレノイド駆動用のトラン
ジスタ、MOは単安定マルチバイブレータ、C1，
R1はその単安定マルチバイブレータのパルス幅
を決定する時定数素子である容量および抵抗、
OPは演算回路、Vrefは基準電圧、ＶMは電源電圧
を示すものである。
単安定マルチバイブレータMOの出力端は制御
用トランジスタTrのベース電極に接続され、ト
ランジスタTrのコレクタ電極にはソレノイドLs
を介して電源ＶMが接続されている。この電源ＶM
はまた演算回路OPの（＋）入力端に接続されて
いる。演算回路OPの（−）入力端には基準電圧
Vrefが接続され、OPの出力端は単安定マルチバ
イブレータMOの時定数決定因子である抵抗R1の
一端に接続されている。このような本考案に係る
駆動回路の動作を説明すると次の通りである。
用トランジスタTrのベース電極に接続され、ト
ランジスタTrのコレクタ電極にはソレノイドLs
を介して電源ＶMが接続されている。この電源ＶM
はまた演算回路OPの（＋）入力端に接続されて
いる。演算回路OPの（−）入力端には基準電圧
Vrefが接続され、OPの出力端は単安定マルチバ
イブレータMOの時定数決定因子である抵抗R1の
一端に接続されている。このような本考案に係る
駆動回路の動作を説明すると次の通りである。
単安定マルチバイブレータMOにその周期Ｔが
一定のトリガ信号TSを加えると、単安定マルチ
バイブレータMOは周期Ｔで、パルス幅がｔで表
わされるパルス幅変調信号を出力する。トランジ
スタTrはこのパルス幅変調信号で駆動されるの
で、ソレノイドLsには下式(1)で表わされる電流
ＩLが流れる。
一定のトリガ信号TSを加えると、単安定マルチ
バイブレータMOは周期Ｔで、パルス幅がｔで表
わされるパルス幅変調信号を出力する。トランジ
スタTrはこのパルス幅変調信号で駆動されるの
で、ソレノイドLsには下式(1)で表わされる電流
ＩLが流れる。
ＩL＝ｔ／Ｔ×ＶＭ／Ｒｓ (1)
Rs：ソレノイドLsの内部抵抗
ここで、単安定マルチバイブレータMOの出力
パルス幅ｔは下式(2)で近似することができる（１
次近似）。
パルス幅ｔは下式(2)で近似することができる（１
次近似）。
ｔ≒C1R1・ａ／Ｖｔ−ａ (2)
但し、Ｖt2a（ａ：単安定マルチバイブレー
タMOで決まる定数） 一方、演算回路OPは電源電圧ＶMと基準電圧
Vrefの差に対応した下式(3)で示す電圧Ｖtを出力
する。
タMOで決まる定数） 一方、演算回路OPは電源電圧ＶMと基準電圧
Vrefの差に対応した下式(3)で示す電圧Ｖtを出力
する。
Ｖt＝Ｋ（ＶM−Vref） (3)
Ｋ：演算回路OPのゲイン
(3)式を(2)に代入すれば（電源電圧ＶMを演算回
路OPを介して単安定マルチバイブレータMOに
フイードフオワードする。）、ｔは下式で表わされ
る。
路OPを介して単安定マルチバイブレータMOに
フイードフオワードする。）、ｔは下式で表わされ
る。
ｔ＝ａ・Ｃ１・Ｒ１／Ｋ・ＶＭ−ａ−Ｋ・Ｖｒｅｆ
ここで、
Ｋ・Vref＝−ａ (4)
となるような演算回路OPのゲインＫおよび基準
電圧Vrefを設定すれば、 ｔ＝ａ・Ｃ１・Ｒ１／Ｋ・ＶＭ (5) となる。よつて、(5)式を(1)式に代入すれば、ＩL
は ＩL＝ａ・Ｃ１・Ｒ１／Ｔ・Ｋ・ＶＭ／ＶＭ＝ａ・Ｃ
１・Ｒ１／Ｔ・Ｋ(6) となる。
電圧Vrefを設定すれば、 ｔ＝ａ・Ｃ１・Ｒ１／Ｋ・ＶＭ (5) となる。よつて、(5)式を(1)式に代入すれば、ＩL
は ＩL＝ａ・Ｃ１・Ｒ１／Ｔ・Ｋ・ＶＭ／ＶＭ＝ａ・Ｃ
１・Ｒ１／Ｔ・Ｋ(6) となる。
(6)式から明らかなように、ａ，C1，R1，Ｔ，
Ｋはそれぞれ一定なので、ソレノイド電流ＩLは
一定で電源電圧ＶMの影響を受けない。
Ｋはそれぞれ一定なので、ソレノイド電流ＩLは
一定で電源電圧ＶMの影響を受けない。
以上説明したように、本考案によれば
(イ) 演算回路OPのゲインＫと基準電圧Vrefとを
第(4)式を満足するように設定し、電源電圧ＶM
の変動をパルス幅を制御する単安定マルチバイ
ブレータMOにフイードフオワードするように
構成したのでソレノイド電流ＩLは電源電圧ＶM
の影響を受けない。
第(4)式を満足するように設定し、電源電圧ＶM
の変動をパルス幅を制御する単安定マルチバイ
ブレータMOにフイードフオワードするように
構成したのでソレノイド電流ＩLは電源電圧ＶM
の影響を受けない。
(ロ) ソレノイドLsがインダクタンスを持つこと
を利用してパルス幅変調駆動するようにしてい
るので、直列抵抗Ｒによる無駄な電力消費を省
くことができる。
を利用してパルス幅変調駆動するようにしてい
るので、直列抵抗Ｒによる無駄な電力消費を省
くことができる。
等、従来回路の欠点を除去することのできるソレ
ノイド駆動回路を得ることができる。
ノイド駆動回路を得ることができる。
なお、ソレノイド電流ＩLが電源電圧ＶMの影響
を軽減するだけで良い場合には演算回路部OPを
省略し、電源電圧ＶMを単安定マルチバイブレー
タMOの抵抗R1に直接フイードフオワードするよ
うにしても良い。
を軽減するだけで良い場合には演算回路部OPを
省略し、電源電圧ＶMを単安定マルチバイブレー
タMOの抵抗R1に直接フイードフオワードするよ
うにしても良い。
第１図は従来の駆動回路の接続図、第２図は本
考案の駆動回路の一実施例の接続図である。 Ls……ソレノイド、MO……単安定マルチバイ
ブレータ、OP……演算回路。
考案の駆動回路の一実施例の接続図である。 Ls……ソレノイド、MO……単安定マルチバイ
ブレータ、OP……演算回路。
Claims (1)
- 一定周期の信号でトリガされる単安定マルチバ
イブレータ、この単安定マルチバイブレータの出
力パルス幅に対応した駆動電流が電源電圧により
供給されるソレノイド、前記電源電圧と基準電圧
の差を出力しその差の信号を前記単安定マルチバ
イブレータの出力パルス幅を決定する時定数回路
の抵抗にフイードフオワードする手段を具備した
ソレノイド駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5698082U JPS58166004U (ja) | 1982-04-20 | 1982-04-20 | ソレノイド駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5698082U JPS58166004U (ja) | 1982-04-20 | 1982-04-20 | ソレノイド駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58166004U JPS58166004U (ja) | 1983-11-05 |
| JPS626656Y2 true JPS626656Y2 (ja) | 1987-02-16 |
Family
ID=30067467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5698082U Granted JPS58166004U (ja) | 1982-04-20 | 1982-04-20 | ソレノイド駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58166004U (ja) |
-
1982
- 1982-04-20 JP JP5698082U patent/JPS58166004U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58166004U (ja) | 1983-11-05 |