JPS61245538A - シリコン基板の部分エツチング法 - Google Patents
シリコン基板の部分エツチング法Info
- Publication number
- JPS61245538A JPS61245538A JP8638185A JP8638185A JPS61245538A JP S61245538 A JPS61245538 A JP S61245538A JP 8638185 A JP8638185 A JP 8638185A JP 8638185 A JP8638185 A JP 8638185A JP S61245538 A JPS61245538 A JP S61245538A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- substrate
- etched
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 title claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 19
- 229910052710 silicon Inorganic materials 0.000 title claims description 19
- 239000010703 silicon Substances 0.000 title claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000001039 wet etching Methods 0.000 claims 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 8
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 abstract description 4
- 229910017604 nitric acid Inorganic materials 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 238000001312 dry etching Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 20
- 238000003756 stirring Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 238000013019 agitation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置の製造法におけるシリコンウェハの
部分エッチ技術に関する。
部分エッチ技術に関する。
半導体装置の製造において、シリコンウェハの状態でそ
の一面の一部に溝などの凹部を掘る場合、ホトレジスト
処理によりバターン化した表面酸化膜（８１０，膜）を
マスクにして、部分エツチングを行っている。
の一面の一部に溝などの凹部を掘る場合、ホトレジスト
処理によりバターン化した表面酸化膜（８１０，膜）を
マスクにして、部分エツチングを行っている。
たとえばシリコンウェハの一部のパターンを１μｍ以下
のシリコンエッチを行う場合、１ ： ２００フツ硝酸
（フッ酸１．硝酸２００の混合液）をエッチ液として用
い、液温３０℃で攪拌をしながら、たとえば浸漬法によ
り行う。（丸善■発行集積回路ハンドブック昭和４３年
版ｐ２６６）このウェハエツチングではエッチ液槽中で
複数個のウェハをたてて並べ液を攪拌しながら行うが、
第１図に示すようにウェハ内におけるエツチングのばら
つきの傾向と攪拌速度との関係を調べると、品種ごとの
エツチングされる面積のウェハ内の比率の違いによって
ウェハ内のばらつきの大きさと様子が大きく異なる。
のシリコンエッチを行う場合、１ ： ２００フツ硝酸
（フッ酸１．硝酸２００の混合液）をエッチ液として用
い、液温３０℃で攪拌をしながら、たとえば浸漬法によ
り行う。（丸善■発行集積回路ハンドブック昭和４３年
版ｐ２６６）このウェハエツチングではエッチ液槽中で
複数個のウェハをたてて並べ液を攪拌しながら行うが、
第１図に示すようにウェハ内におけるエツチングのばら
つきの傾向と攪拌速度との関係を調べると、品種ごとの
エツチングされる面積のウェハ内の比率の違いによって
ウェハ内のばらつきの大きさと様子が大きく異なる。
すなわち、一つ、のウェハでエツチング面積の比率の大
きいものにあっては、攪拌速度が遅いとき、同図囚に示
すように周辺のみがエッチされた中高のウェハにエッチ
される一方、エツチング面積の比率が１０％以下のウェ
ハでは、逆に同図０に示すように中の部分のくぼんだウ
エノ・にエッチされる。
きいものにあっては、攪拌速度が遅いとき、同図囚に示
すように周辺のみがエッチされた中高のウェハにエッチ
される一方、エツチング面積の比率が１０％以下のウェ
ハでは、逆に同図０に示すように中の部分のくぼんだウ
エノ・にエッチされる。
したがって、均一なウェハエツチングを行うためには、
今のｔまでは攪拌速度の仕様を複数にしなければならな
いという煩雑さをさけられない。
今のｔまでは攪拌速度の仕様を複数にしなければならな
いという煩雑さをさけられない。
また、ウェハエツチングされる面積の比率が小さいもの
ではウェハ内のばらつきを小さくすることは不可能であ
る。
ではウェハ内のばらつきを小さくすることは不可能であ
る。
本発明は上記した問題を解決するためになされたもので
ある。
ある。
本発明の目的とするところは、多品種の場合においても
、単一仕様で高精度のシリコンエツチングを実現できる
方法を提供することにある。
、単一仕様で高精度のシリコンエツチングを実現できる
方法を提供することにある。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおシである。
を簡単に説明すれば、下記のとおシである。
すなわち、シリコン基板の一部をエッチするにあたって
、基板の全面に多結晶シリコン膜を形成し、上記エッチ
する部分の多結晶シリコンを取り除いた後、残る全面の
多結晶シリコンをエッチしながら、上記エッチする部分
のシリコンをエッチするものであって、これにより、エ
ツチングされる面積の違いによるエツチング深さのばら
つきをなくし、もって単一仕様で高精度のシリコンエツ
チングを実現できる。
、基板の全面に多結晶シリコン膜を形成し、上記エッチ
する部分の多結晶シリコンを取り除いた後、残る全面の
多結晶シリコンをエッチしながら、上記エッチする部分
のシリコンをエッチするものであって、これにより、エ
ツチングされる面積の違いによるエツチング深さのばら
つきをなくし、もって単一仕様で高精度のシリコンエツ
チングを実現できる。
第１図乃至第３図は本発明の一実施例を示すものであっ
て、シリコン基板（ウエノ１）の一部にホトエッチによ
り凹部を形成するためのプロセスの工程断面図である。
て、シリコン基板（ウエノ１）の一部にホトエッチによ
り凹部を形成するためのプロセスの工程断面図である。
以下各工程にそって詳述する。
（１）８１（シリコン）エッチを行うウエノ１１の表面
に酸化物（Ｓｉ０ｇ膜）２を形成したものを用意し、全
面に気相よ、ｌｓｉ’（ｒデポジットしてポリＳｌ膜３
を形成する。（第１図）このポリＳｉ膜３の厚さｔは後
工程で８１と同時にエッチを行う際にＳｌエッチ量が目
標値になったときにＯになっている程度の厚さとする。
に酸化物（Ｓｉ０ｇ膜）２を形成したものを用意し、全
面に気相よ、ｌｓｉ’（ｒデポジットしてポリＳｌ膜３
を形成する。（第１図）このポリＳｉ膜３の厚さｔは後
工程で８１と同時にエッチを行う際にＳｌエッチ量が目
標値になったときにＯになっている程度の厚さとする。
たとえば、ポリＳｉの１：２００フク硝酸によるエッチ
レートはＳｉの約１．５倍であるから、ポリＳｉ膜３の
厚さｔ、はＳｔのエッチ量１．の１．５倍より少し小さ
い程度とする。たとえばポリＳｉ膜３の厚さｔ１’Ｔｈ
１．５μｍよシやや小さい１．３μｍとする。
レートはＳｉの約１．５倍であるから、ポリＳｉ膜３の
厚さｔ、はＳｔのエッチ量１．の１．５倍より少し小さ
い程度とする。たとえばポリＳｉ膜３の厚さｔ１’Ｔｈ
１．５μｍよシやや小さい１．３μｍとする。
（２）ホトレジスト処理によりレジストマスク４を作り
、このマスク４全通してＳｌのエッチを行う部分のポリ
Ｓｉ膜及び５ｔｏｔ膜をエッチする。このときのＳｉエ
ツチングにはプラズマエッチなどのドライエッチ方式に
より行い、ＳｌＯ□膜はフッ酸等によりエッチする。（
第２図） （３）１：２００フツ硝酸を使用し残るポリＳｉと霧出
している部分のＳＩを同時にエッチし、深さ１、＝１．
０μｍの凹部５を得る。（第３図）〔発明の効果〕 以上実施例で説明した本発明によれば、下記の理由で前
記発明の目的が達成できる。
、このマスク４全通してＳｌのエッチを行う部分のポリ
Ｓｉ膜及び５ｔｏｔ膜をエッチする。このときのＳｉエ
ツチングにはプラズマエッチなどのドライエッチ方式に
より行い、ＳｌＯ□膜はフッ酸等によりエッチする。（
第２図） （３）１：２００フツ硝酸を使用し残るポリＳｉと霧出
している部分のＳＩを同時にエッチし、深さ１、＝１．
０μｍの凹部５を得る。（第３図）〔発明の効果〕 以上実施例で説明した本発明によれば、下記の理由で前
記発明の目的が達成できる。
液体を使用するＳｌエッチはエッチ液とＳｔとの化学反
応により起こる。このときの反応は反応律速（反応自体
がエッチ速度を決める）と拡散律速（エッチ液が攪拌さ
れ移動することによるエッチ速度）とにより左右され石
。
応により起こる。このときの反応は反応律速（反応自体
がエッチ速度を決める）と拡散律速（エッチ液が攪拌さ
れ移動することによるエッチ速度）とにより左右され石
。
本発明によれば、Ｓｔがエッチされる部分以外でポリＳ
ｌをエッチすることにより、エッチされる８１面積がウ
ェハ全面にわたる（第４゛図における１００％）ことに
なシ、品種毎のウェハ内のエツチングされる面積比率の
差がなくなることになる。
ｌをエッチすることにより、エッチされる８１面積がウ
ェハ全面にわたる（第４゛図における１００％）ことに
なシ、品種毎のウェハ内のエツチングされる面積比率の
差がなくなることになる。
そのことにより以下の効果が生じる。
（１）単一の攪拌速度仕様でウェハ内のエツチングのば
らつきを低減することができる。
らつきを低減することができる。
（２）１０ツト毎のエッチ液の劣化が品種によらず一定
となり、同一のエッチ液で連続して複数ロットを処理す
る場合、エッチ時間管正確に見積ることができ、ロフト
毎のエツチングのばらつきが低減できる。
となり、同一のエッチ液で連続して複数ロットを処理す
る場合、エッチ時間管正確に見積ることができ、ロフト
毎のエツチングのばらつきが低減できる。
したがりて、第４図を参照し、８０〜１００％で示す曲
線において、常にエツチングばらつき０の線で交わる攪
拌速度に設定すればよいことになる。
線において、常にエツチングばらつき０の線で交わる攪
拌速度に設定すればよいことになる。
以上本発明によりてなされた発明を実施例に基づき具体
的に説明したが、本発明は上記実施例に限定されるもの
ではなく、その要旨を逸脱しない範囲で種々変更可能で
あることはいうまでもない。
的に説明したが、本発明は上記実施例に限定されるもの
ではなく、その要旨を逸脱しない範囲で種々変更可能で
あることはいうまでもない。
たとえば、シリコンエッチ液の７ツ酸の成分や酸の種類
等を変更することにより攪拌速度をコントロールできる
。
等を変更することにより攪拌速度をコントロールできる
。
本発明はシリコンを基板として使用する半導体装置全般
に適用することができる。
に適用することができる。
特に本発明はＩＩＬを含むＩＣ等において、βｌ確保の
ためＩＩＬ部分部分金剛るプロセスを使用する半導体装
置に応用した場合に最も大きい効果がもたらされる。
ためＩＩＬ部分部分金剛るプロセスを使用する半導体装
置に応用した場合に最も大きい効果がもたらされる。
第１図乃至第３図は本発明の一実施例を示すシリコンエ
ッチプロセスの工程断面図である。 第４図は攪拌速度とウェハエツチングのばらつきとの関
係を示す曲線図である。 １・・・シリコン基板（ウェハ）、２・・・酸化膜、３
・・・ポリシリコン膜、４・・・ホトレジスト、５・・
・凹部。
ッチプロセスの工程断面図である。 第４図は攪拌速度とウェハエツチングのばらつきとの関
係を示す曲線図である。 １・・・シリコン基板（ウェハ）、２・・・酸化膜、３
・・・ポリシリコン膜、４・・・ホトレジスト、５・・
・凹部。
Claims (1)
- 【特許請求の範囲】 １、シリコン基板の一部をエッチするにあたり、基板の
一主面全面に多結晶シリコン膜を形成し、上記エッチす
る部分を取り除いた後、残る多結晶シリコンをエッチし
ながら、上記エッチする部分のシリコンをエッチするこ
とを特徴とするシリコン基板の部分エッチ法。 ２、上記シリコン基板のエッチはウェットエッチにより
行うものである特許請求の範囲第１項記載のシリコン基
板の部分エッチ法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8638185A JPS61245538A (ja) | 1985-04-24 | 1985-04-24 | シリコン基板の部分エツチング法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8638185A JPS61245538A (ja) | 1985-04-24 | 1985-04-24 | シリコン基板の部分エツチング法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61245538A true JPS61245538A (ja) | 1986-10-31 |
Family
ID=13885293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8638185A Pending JPS61245538A (ja) | 1985-04-24 | 1985-04-24 | シリコン基板の部分エツチング法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61245538A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63115331A (ja) * | 1986-11-04 | 1988-05-19 | Matsushita Electronics Corp | ピンホールの検査方法 |
-
1985
- 1985-04-24 JP JP8638185A patent/JPS61245538A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63115331A (ja) * | 1986-11-04 | 1988-05-19 | Matsushita Electronics Corp | ピンホールの検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6123865A (en) | Method for improving etch uniformity during a wet etching process | |
| JPH01241823A (ja) | 半導体装置の製造方法 | |
| JPS61245538A (ja) | シリコン基板の部分エツチング法 | |
| US5930650A (en) | Method of etching silicon materials | |
| JP3080400B2 (ja) | 半導体装置 | |
| JPS63117428A (ja) | 半導体装置の製造方法 | |
| JPS6289324A (ja) | 半導体装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPH04119648A (ja) | 半導体装置の製造方法 | |
| JPH01232744A (ja) | 半導体装置の製造方法 | |
| JPS5832498B2 (ja) | ハンドウタイソウチ ノ セイゾウホウホウ | |
| JPS6329950A (ja) | 半導体装置の金属配線パタ−ン形成法 | |
| JPS6135533A (ja) | 半導体装置の製造方法 | |
| JPH11354523A (ja) | 半導体装置の製造方法 | |
| JPH0220043A (ja) | 半導体装置の製造方法 | |
| JPS6418242A (en) | Manufacture of semiconductor device | |
| JPS59167032A (ja) | 半導体装置の製造方法 | |
| JPS5917540B2 (ja) | 半導体装置の配線形成方法 | |
| JPS63213930A (ja) | 半導体装置の製造方法 | |
| JPS6218716A (ja) | 半導体装置の製造方法 | |
| JPS6386451A (ja) | 半導体装置 | |
| JPS59115542A (ja) | 半導体装置の製造方法 | |
| JP2000277625A (ja) | 半導体装置の製造方法 | |
| JPS6161431A (ja) | 半導体装置の製造方法 | |
| JPS61244042A (ja) | 素子分離領域の形成方法 |