JPS6124314A - 特性可変形増幅回路 - Google Patents
特性可変形増幅回路Info
- Publication number
- JPS6124314A JPS6124314A JP14466984A JP14466984A JPS6124314A JP S6124314 A JPS6124314 A JP S6124314A JP 14466984 A JP14466984 A JP 14466984A JP 14466984 A JP14466984 A JP 14466984A JP S6124314 A JPS6124314 A JP S6124314A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- circuit
- amplifier
- signal
- filter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
この発明は、例えば頭出し機能を備えたテープレコーダ
における曲間検出等に使用して好適する特性可変形増幅
回路に関する。
における曲間検出等に使用して好適する特性可変形増幅
回路に関する。
[発明の技術的背景とその問題篇]
周知のように、テープレコーダの高速頭出し機能は、通
常曲間無録音部分を検出することによって行なわれる。
常曲間無録音部分を検出することによって行なわれる。
この場合、通常の再生時に全増幅帯域でフラン]・な特
性を有する増幅回路に対して、頭出し時にフィルタ回路
を接続することによって、上記増幅回路に高速再生信号
のみを通過させる如き特定の帯域通過特性を持たせ、該
増幅回路から所定レベルの出力信号が出力されるか否か
により、録音部分と無録音部分との判別を行なうように
しているものである。 ・ 第3図は、上記のような従来の特性可変形増幅回路を示
すものである。すなわち、信号源11から発生されるテ
ープ再生信号は、抵抗12を介した後、演算増幅器13
及び抵抗14よりなる増幅回路15を介して出力端子1
6に供給される。この出力端子16には、図示しないレ
ベル検出回路等が接続されており、増幅回路15の出力
信号レベルが所定レベル以上か以下かを判別し、録音部
分と無録音部分との判別が行なわれるようになされてい
る。
性を有する増幅回路に対して、頭出し時にフィルタ回路
を接続することによって、上記増幅回路に高速再生信号
のみを通過させる如き特定の帯域通過特性を持たせ、該
増幅回路から所定レベルの出力信号が出力されるか否か
により、録音部分と無録音部分との判別を行なうように
しているものである。 ・ 第3図は、上記のような従来の特性可変形増幅回路を示
すものである。すなわち、信号源11から発生されるテ
ープ再生信号は、抵抗12を介した後、演算増幅器13
及び抵抗14よりなる増幅回路15を介して出力端子1
6に供給される。この出力端子16には、図示しないレ
ベル検出回路等が接続されており、増幅回路15の出力
信号レベルが所定レベル以上か以下かを判別し、録音部
分と無録音部分との判別が行なわれるようになされてい
る。
また、上記増幅回路15には、スイッチ17によってフ
ィルタ回路18が接続されるようになっている。
ィルタ回路18が接続されるようになっている。
このスイッチ17は、通常再生時にオフ状態で、テープ
高速再生時にオン状態となされるものである。 ・この
ため、通常再生時には、フィルタ回路18は増幅回路1
5に対して無関係となされ、このとき増幅回路15は、
第4図に特性曲線Aで示すように全増幅帯域でフラット
な特性を有している。一方、高速再生時には、増幅回路
15にフィルタ回路18が接続され、このとき増幅回路
15は、第4図に特性曲線Bで示すように特定周波数(
テープ高速再生時の再生信号周波数)信号を通過させる
帯域通過特性を有するようになるものである。
高速再生時にオン状態となされるものである。 ・この
ため、通常再生時には、フィルタ回路18は増幅回路1
5に対して無関係となされ、このとき増幅回路15は、
第4図に特性曲線Aで示すように全増幅帯域でフラット
な特性を有している。一方、高速再生時には、増幅回路
15にフィルタ回路18が接続され、このとき増幅回路
15は、第4図に特性曲線Bで示すように特定周波数(
テープ高速再生時の再生信号周波数)信号を通過させる
帯域通過特性を有するようになるものである。
しかしながら、上記のような従来の特性可変形増幅回路
では、第4図から明らかなように、フィルタ回路18を
接続したことによって出力信号に損失が生じ、この損失
分を補うために別個に増幅器を設けなければならないと
いう問題を有している。
では、第4図から明らかなように、フィルタ回路18を
接続したことによって出力信号に損失が生じ、この損失
分を補うために別個に増幅器を設けなければならないと
いう問題を有している。
そして、別個に増幅器を設けると、構成の複雑化を招く
だけでなく、S/N比が変化して再生信号に悪影響を及
ぼしてしまうという不都合も生じるものである。
だけでなく、S/N比が変化して再生信号に悪影響を及
ぼしてしまうという不都合も生じるものである。
また、従来では、第5図に示すように、信号源19から
の再生信号を演算増幅器20及びフィルタ回路21より
なる増幅器22を介してフラットな特性を有する増幅器
23に供給し、出力端子24に導くようにしたものがあ
る。この場合、上記増幅器22はスイッチ25によって
増幅器23に対して接続及び非接続状態に制御される。
の再生信号を演算増幅器20及びフィルタ回路21より
なる増幅器22を介してフラットな特性を有する増幅器
23に供給し、出力端子24に導くようにしたものがあ
る。この場合、上記増幅器22はスイッチ25によって
増幅器23に対して接続及び非接続状態に制御される。
このスイッチ25は、通常再生時にオン状態で、テープ
高速再生時にオフ状態となされるものである。このため
、通常再生時には、増幅器22は増幅器23に対して無
関係となされ、このとき再生信号は増幅器23で増幅さ
れる。一方、高速再生時には、増幅器23に増幅器22
が接続され、高速再生信号は増幅器22及び増幅器23
を介して出力端子24に供給されるようになるものであ
る。
高速再生時にオフ状態となされるものである。このため
、通常再生時には、増幅器22は増幅器23に対して無
関係となされ、このとき再生信号は増幅器23で増幅さ
れる。一方、高速再生時には、増幅器23に増幅器22
が接続され、高速再生信号は増幅器22及び増幅器23
を介して出力端子24に供給されるようになるものであ
る。
しかしながら、第5図に示す構成としても、上記と同様
に出力信号のレベル損失の問題が生じるものである。
に出力信号のレベル損失の問題が生じるものである。
[発明の目的]
この発明は上記事情を考慮してなされたもので、フィル
タ回路を設けることによる出力信号の損失をなくし、ひ
いてはS/Nに対して有利となる極めて良好な特性可変
形増幅回路を提供することを目的とする。
タ回路を設けることによる出力信号の損失をなくし、ひ
いてはS/Nに対して有利となる極めて良好な特性可変
形増幅回路を提供することを目的とする。
[発明の概要]
すなわち、この発明に係る特性可変形増幅回路は、信号
が利得制御用抵抗を介して入力され、全増幅帯域でフラ
ットな特性を有する増幅回路において、外部操作に応じ
て前記利得制御用抵抗に並列関係に接続され、前記増幅
回路の入力側のインピーダンスを下げて、該増幅回路に
特定の帯域通過特性を持たせるフィルタ回路を具備する
ことにより、フィルタ回路を設けることによる出力信号
の損失をなくし、ひいてはS/Nに対して有利となるよ
うにしたものである。
が利得制御用抵抗を介して入力され、全増幅帯域でフラ
ットな特性を有する増幅回路において、外部操作に応じ
て前記利得制御用抵抗に並列関係に接続され、前記増幅
回路の入力側のインピーダンスを下げて、該増幅回路に
特定の帯域通過特性を持たせるフィルタ回路を具備する
ことにより、フィルタ回路を設けることによる出力信号
の損失をなくし、ひいてはS/Nに対して有利となるよ
うにしたものである。
[発明の実施例]
以下、この発明の一実施例について図面を参照して詳細
に説明する。第1図において、信号[126から出力さ
れた再生信号は、抵抗Rgを介した後、利得制御用の抵
抗Rin、Rnf及び増幅器27よりなる増幅回路28
に供給されるとともに、フィルタ回路29に供給される
。このフィルタ回路29はトランジスタQがオン状態の
とき増幅回路28に対して接続状態となされ、トランジ
スタQがオフ状態のとき増幅回路28に対して非接続状
態となされる。そして、上記トランジスタQIi、通常
再生時にオフ状態、高速再生時にオン状態となされるよ
うに、そのベースに接続された端子30に制御信号が供
給されるものである。なお、増幅回路28の出力信号は
、出力端子31を介して図示しないレベル検出回路等に
供給されるものである。
に説明する。第1図において、信号[126から出力さ
れた再生信号は、抵抗Rgを介した後、利得制御用の抵
抗Rin、Rnf及び増幅器27よりなる増幅回路28
に供給されるとともに、フィルタ回路29に供給される
。このフィルタ回路29はトランジスタQがオン状態の
とき増幅回路28に対して接続状態となされ、トランジ
スタQがオフ状態のとき増幅回路28に対して非接続状
態となされる。そして、上記トランジスタQIi、通常
再生時にオフ状態、高速再生時にオン状態となされるよ
うに、そのベースに接続された端子30に制御信号が供
給されるものである。なお、増幅回路28の出力信号は
、出力端子31を介して図示しないレベル検出回路等に
供給されるものである。
そして、通常再生時には、フィルタ回路29は増幅回路
28に対して無関係となされ、このとき増幅回路28は
、第2図に特性曲線Cで示すように全増幅帯域でフラッ
トな特性を有している。このときの増幅回路28の増幅
率Gvは、 GV =Rnf/ (Rg十Rin) で表わされる。
28に対して無関係となされ、このとき増幅回路28は
、第2図に特性曲線Cで示すように全増幅帯域でフラッ
トな特性を有している。このときの増幅回路28の増幅
率Gvは、 GV =Rnf/ (Rg十Rin) で表わされる。
一方、高速再生時には、増幅回路28にフィルタ回路2
9が接続されるが、このときフィルタ回路29は抵抗R
inに対して並列関係となるように接続されるので、そ
の内部インピーダンスにより、結局増幅回路28の入力
側のインピーダンスが低下され゛たことになる。このた
め、増幅回路28は、第2図に特性的11Dで示すよう
に、その出力信号に損失なく、特定周波数(テープ高速
再生時の再生信号周波数)信号を通過させる帯域通過特
性を有するようになるものである。
9が接続されるが、このときフィルタ回路29は抵抗R
inに対して並列関係となるように接続されるので、そ
の内部インピーダンスにより、結局増幅回路28の入力
側のインピーダンスが低下され゛たことになる。このた
め、増幅回路28は、第2図に特性的11Dで示すよう
に、その出力信号に損失なく、特定周波数(テープ高速
再生時の再生信号周波数)信号を通過させる帯域通過特
性を有するようになるものである。
したがって、上記実施例のような構成によれば、フィル
タ回路29を設けることによる増幅回路28の出力信号
の損失をなくすことができ、ひいてはS/へを向上させ
ることができるものである。
タ回路29を設けることによる増幅回路28の出力信号
の損失をなくすことができ、ひいてはS/へを向上させ
ることができるものである。
なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
[発明の効果]
したがって、以上詳述したようにこの発明によれば、フ
ィルタ回路を設けることによる出力信号の損失をなくし
、ひいてはS/へに対して有利となる極めて良好な特性
可変形増幅回路を提供することができる。
ィルタ回路を設けることによる出力信号の損失をなくし
、ひいてはS/へに対して有利となる極めて良好な特性
可変形増幅回路を提供することができる。
第1図はこの発明に係る特性可変形増幅回路め一実施例
を示すブロック回路構成図、第2図は同実施例の動作を
説明するための特性曲線図、第3図及び第4図はそれぞ
れ従来の特性可変形増幅回路を示すブロック回路構成図
及びその動作を説明するための特性曲線図、第5図は他
の従来の特性可変形増幅回路を示すブロック回路構成図
である。 11・・・信号源、12・・・抵抗、13・・・演算増
幅器、14・・・抵抗、15・・・増幅回路、16・・
・出力端子、17・・・スイッチ、18・・・フィルタ
回路、19・・・信号源、20・・・演算増幅器、21
・・・フィルタ回路、22.23・・・増幅器、24・
・・出力端子、25・・・スイッチ、26・・・信号源
、27・・・増幅器、28・・・増幅回路、29・・・
フィルタ回路、30・・・端子、31・・・出力端子・ 出願人代理人 弁理士 鈴江武彦 第1図 周211 第3図 第4図 WR波枚 第5図
を示すブロック回路構成図、第2図は同実施例の動作を
説明するための特性曲線図、第3図及び第4図はそれぞ
れ従来の特性可変形増幅回路を示すブロック回路構成図
及びその動作を説明するための特性曲線図、第5図は他
の従来の特性可変形増幅回路を示すブロック回路構成図
である。 11・・・信号源、12・・・抵抗、13・・・演算増
幅器、14・・・抵抗、15・・・増幅回路、16・・
・出力端子、17・・・スイッチ、18・・・フィルタ
回路、19・・・信号源、20・・・演算増幅器、21
・・・フィルタ回路、22.23・・・増幅器、24・
・・出力端子、25・・・スイッチ、26・・・信号源
、27・・・増幅器、28・・・増幅回路、29・・・
フィルタ回路、30・・・端子、31・・・出力端子・ 出願人代理人 弁理士 鈴江武彦 第1図 周211 第3図 第4図 WR波枚 第5図
Claims (1)
- 信号が利得制御用抵抗を介して入力され、全増幅帯域で
フラットな特性を有する増幅回路において、外部操作に
応じて前記利得制御用抵抗に並列関係に接続され、前記
増幅回路の入力側のインピーダンスを下げて、該増幅回
路に特定の帯域通過特性を持たせるフィルタ回路を具備
してなることを特徴とする特性可変形増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14466984A JPS6124314A (ja) | 1984-07-12 | 1984-07-12 | 特性可変形増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14466984A JPS6124314A (ja) | 1984-07-12 | 1984-07-12 | 特性可変形増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6124314A true JPS6124314A (ja) | 1986-02-03 |
Family
ID=15367477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14466984A Pending JPS6124314A (ja) | 1984-07-12 | 1984-07-12 | 特性可変形増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6124314A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3453775A1 (en) | 2017-09-08 | 2019-03-13 | Mitsubishi Hitachi Power Systems, Ltd. | Cobalt based alloy additive manufactured article, cobalt based alloy product, and method for manufacturing same |
-
1984
- 1984-07-12 JP JP14466984A patent/JPS6124314A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3453775A1 (en) | 2017-09-08 | 2019-03-13 | Mitsubishi Hitachi Power Systems, Ltd. | Cobalt based alloy additive manufactured article, cobalt based alloy product, and method for manufacturing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3843573A (en) | Noise reduction device of a tape recorder | |
JPS6124314A (ja) | 特性可変形増幅回路 | |
US5223946A (en) | Apparatus using comparator to detect drop-out of recorded video signal | |
JPS634302Y2 (ja) | ||
SU1543453A1 (ru) | Устройство дл снижени уровн шума при перезаписи фонограмм | |
JP2692077B2 (ja) | ダブルカセツトテープレコーダ | |
JPS5935865Y2 (ja) | テ−プレコ−ダ | |
JPS604261Y2 (ja) | テ−プレコ−ダ | |
JPS6029225Y2 (ja) | 増幅器における入力切換回路 | |
JPS60197904A (ja) | 磁気記録再生装置 | |
JPS5914903Y2 (ja) | テ−プレコ−ダに於けるダイナミツクレンジ制御回路 | |
JPS6141124Y2 (ja) | ||
JPH0313845Y2 (ja) | ||
KR930008488Y1 (ko) | 자기기록 재생장치 | |
JPS5935863Y2 (ja) | テ−プレコ−ダ−のツイ−タ保護回路 | |
KR910008984Y1 (ko) | 주파수별 오디오 녹음 제어장치 | |
JP2713629B2 (ja) | 磁気記録再生装置 | |
JPS6040968Y2 (ja) | テ−プレコ−ダの入力回路 | |
JPS5923216Y2 (ja) | 磁気録音再生装置 | |
JPS6125072Y2 (ja) | ||
JPS5837603B2 (ja) | 磁気記録回路 | |
JPS591119U (ja) | テ−プレコ−ダ−の制御回路 | |
JPS59180210U (ja) | ノイズ低減回路 | |
JPS5920415U (ja) | テ−プレコ−ダ | |
JPH0589563A (ja) | オーデイオ情報信号再生回路配置 |