JPS61242404A - 電力増幅回路 - Google Patents
電力増幅回路Info
- Publication number
- JPS61242404A JPS61242404A JP8396385A JP8396385A JPS61242404A JP S61242404 A JPS61242404 A JP S61242404A JP 8396385 A JP8396385 A JP 8396385A JP 8396385 A JP8396385 A JP 8396385A JP S61242404 A JPS61242404 A JP S61242404A
- Authority
- JP
- Japan
- Prior art keywords
- output
- current
- bipolar
- transistor
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明はオーディオ信号を増幅する増幅回路に係り、
特に出力段が電力用半導体素子を用いたプッシュプル構
成にされた電力増幅回路に関する。
特に出力段が電力用半導体素子を用いたプッシュプル構
成にされた電力増幅回路に関する。
［発明の技術的背景］
２０）ｔｚから２０Ｋ ｌｂまでついわゆるオーディオ
周波数帯においてフラットなゲインを持つようなオーデ
ィオ信号増幅用の電力増幅回路としては、従来、第６図
に示すようなものがよく知られている。この電力増幅回
路は出力段がＮＰＮ型およびＰＮＰ型のバイポーラトラ
ンジスタからなるプッシュプル構成にされ、出力端子１
と正極性の電源電圧＋Ｖｏｏ印加点との間にはＮＰＮ型
のバイポーラトランジスタ２と出力過電流保護用の抵抗
３が挿入されている。同様に、上記出力端子１と負極性
の電源電圧−Ｖｏｏ印加点との間にはＰＮＰ型のバイポ
ーラトランジスタ４と出力過電流保護用の抵抗５が挿入
されている。また出力端子１にはスピーカー負荷６の一
端が接続されている。７および８は上記トランジスタ２
．４を駆動するバイポーラトランジスタ駆動部であり、
このバイポーラトランジスタ駆動部７．８には入力信号
９を増幅するプリアンプ部１０の出力が供給される。ま
たこのプリアンプ部１０の入力側と上記出力端子１との
間には負帰還回路１１が挿入されている。
周波数帯においてフラットなゲインを持つようなオーデ
ィオ信号増幅用の電力増幅回路としては、従来、第６図
に示すようなものがよく知られている。この電力増幅回
路は出力段がＮＰＮ型およびＰＮＰ型のバイポーラトラ
ンジスタからなるプッシュプル構成にされ、出力端子１
と正極性の電源電圧＋Ｖｏｏ印加点との間にはＮＰＮ型
のバイポーラトランジスタ２と出力過電流保護用の抵抗
３が挿入されている。同様に、上記出力端子１と負極性
の電源電圧−Ｖｏｏ印加点との間にはＰＮＰ型のバイポ
ーラトランジスタ４と出力過電流保護用の抵抗５が挿入
されている。また出力端子１にはスピーカー負荷６の一
端が接続されている。７および８は上記トランジスタ２
．４を駆動するバイポーラトランジスタ駆動部であり、
このバイポーラトランジスタ駆動部７．８には入力信号
９を増幅するプリアンプ部１０の出力が供給される。ま
たこのプリアンプ部１０の入力側と上記出力端子１との
間には負帰還回路１１が挿入されている。
ところで、最近ではＣＡＤ （ディジタル・オーディオ
・ディスク）やＰＣＭ（パルスコード変調）記録の再生
等による高品質の音源の出現に伴い、新しい増幅回路の
開発が望まれている。このため、さらに従来では、出力
段にバイポーラトランジスタを用いる代りに、第７図に
示すようにＮチャネルＭＯＳトランジスタ１２およびＰ
チャネルＭＯＳトランジスタ１３を用いるようにしたプ
ッシュプル構成の電力増幅回路も出現している。なおこ
の場合、正極性の電源は＋Ｖｃｏから＋Ｖｏｏに、負極
性の電源は−Ｖｏｏから−ＶＤＤにそれぞれ替えられ、
さらにバイポーラトランジスタ駆動部７．８の代わりに
ＭＯＳトランジスタ駆動部１４．１５が用いられる。
・ディスク）やＰＣＭ（パルスコード変調）記録の再生
等による高品質の音源の出現に伴い、新しい増幅回路の
開発が望まれている。このため、さらに従来では、出力
段にバイポーラトランジスタを用いる代りに、第７図に
示すようにＮチャネルＭＯＳトランジスタ１２およびＰ
チャネルＭＯＳトランジスタ１３を用いるようにしたプ
ッシュプル構成の電力増幅回路も出現している。なおこ
の場合、正極性の電源は＋Ｖｃｏから＋Ｖｏｏに、負極
性の電源は−Ｖｏｏから−ＶＤＤにそれぞれ替えられ、
さらにバイポーラトランジスタ駆動部７．８の代わりに
ＭＯＳトランジスタ駆動部１４．１５が用いられる。
このようにプッシュプル出力段をＭＯＳトランジスタで
構成することにより、熱的に安定で二次降伏現象におけ
る破壊が起こらないため保護回路を簡略化できる、ＭＯ
Ｓトランジスタが多数キャリア素子であるが故に電荷蓄
積が少なくノツチング歪みを減少させることがきる、Ｍ
ＯＳトランジスタが電圧制御素子であるため駆動部を簡
略化できる、周波数特性が良好であり広域量を改善する
ことができる、等の種々の効果を得ることができる。
構成することにより、熱的に安定で二次降伏現象におけ
る破壊が起こらないため保護回路を簡略化できる、ＭＯ
Ｓトランジスタが多数キャリア素子であるが故に電荷蓄
積が少なくノツチング歪みを減少させることがきる、Ｍ
ＯＳトランジスタが電圧制御素子であるため駆動部を簡
略化できる、周波数特性が良好であり広域量を改善する
ことができる、等の種々の効果を得ることができる。
［背景技術の開離点］
ところで出力段がプッシュプル構成にされている増幅回
路では、出力歪を抑えるために出力段にアイドル電流を
流す必要があることが知られている。このアイドル電流
は電源電圧の利用効率や素子の電力損失を考慮するとで
きるだけ小さくすることが望ましく、放熱設計等実装上
の条件を改善することができる。
路では、出力歪を抑えるために出力段にアイドル電流を
流す必要があることが知られている。このアイドル電流
は電源電圧の利用効率や素子の電力損失を考慮するとで
きるだけ小さくすることが望ましく、放熱設計等実装上
の条件を改善することができる。
このアイドル電流は、出力段の正極側および負極側それ
ぞれがただ一つのトランジスタで構成されているシング
ル・エンディト・プッシュプル（ＳＥＰＰ）の場合、バ
イポーラトランジスタが５０〜８０ｍ Ａ ｆｆｆ１度
であるのに対し、ＭＯＳトランジスタではその倍以上の
１００〜２００ｍ Ａの電流を流さないと歪を十分に抑
えることはできない。
ぞれがただ一つのトランジスタで構成されているシング
ル・エンディト・プッシュプル（ＳＥＰＰ）の場合、バ
イポーラトランジスタが５０〜８０ｍ Ａ ｆｆｆ１度
であるのに対し、ＭＯＳトランジスタではその倍以上の
１００〜２００ｍ Ａの電流を流さないと歪を十分に抑
えることはできない。
第８図はバイポーラトランジスタのコレクタ、エミッタ
間電圧ＶＣＥとコレクタ電流１ｃとの関係を示す特性図
であり、図中の実線はアイドル電流を流さない場合のも
のであり、破線は正負の所定のアイドル電流＋ｌＴＲ１
−ＩＴＲを流したときのものである。同様に第９図はＭ
ＯＳトランジスタのゲート、ソース間電圧Ｖｏａとドレ
イン電流Ｉｎとの関係を示す特性図であり、図中の実線
はアイドル電流を流さない場合のものであり、破線は正
負の所定のアイドル電流＋ＩＭ０８％−ＩＭＯａを流し
たときのものである。上記のように歪を十分に抑えるた
め、ＭＯＳトランジスタではバイポーラトランジスタの
倍以上のアイドル電流を流さなければならない。このこ
とは、第８図および第９図に示すように、ＭＯＳトラン
ジスタの方がバイポーラトランジスタに比較して電流の
立ち上がりが悪いことに起因している。
間電圧ＶＣＥとコレクタ電流１ｃとの関係を示す特性図
であり、図中の実線はアイドル電流を流さない場合のも
のであり、破線は正負の所定のアイドル電流＋ｌＴＲ１
−ＩＴＲを流したときのものである。同様に第９図はＭ
ＯＳトランジスタのゲート、ソース間電圧Ｖｏａとドレ
イン電流Ｉｎとの関係を示す特性図であり、図中の実線
はアイドル電流を流さない場合のものであり、破線は正
負の所定のアイドル電流＋ＩＭ０８％−ＩＭＯａを流し
たときのものである。上記のように歪を十分に抑えるた
め、ＭＯＳトランジスタではバイポーラトランジスタの
倍以上のアイドル電流を流さなければならない。このこ
とは、第８図および第９図に示すように、ＭＯＳトラン
ジスタの方がバイポーラトランジスタに比較して電流の
立ち上がりが悪いことに起因している。
他方、順方向伝達アドミタンス１Ｙｆｓｌとドレイン電
１１ｏとの関係で与えられるＭＯＳトランジスタの伝達
特性は理論的には二乗の勾配を持ち、小信号用のもので
は第１０図の特性図中の実線で示すように実測上も理論
値と一致する。ところが、電力用のものでは微少電流領
域では歪が発生し、破線で示すように特性が下降ぎみと
なる。このような特性は素子自体の構造が原因であると
思われる。電力用のＭＯＳトランジスタにおけるこのよ
うな特性の改善は現状では技術的に困難であり、これを
回路的に保証する技術が要望されている。
１１ｏとの関係で与えられるＭＯＳトランジスタの伝達
特性は理論的には二乗の勾配を持ち、小信号用のもので
は第１０図の特性図中の実線で示すように実測上も理論
値と一致する。ところが、電力用のものでは微少電流領
域では歪が発生し、破線で示すように特性が下降ぎみと
なる。このような特性は素子自体の構造が原因であると
思われる。電力用のＭＯＳトランジスタにおけるこのよ
うな特性の改善は現状では技術的に困難であり、これを
回路的に保証する技術が要望されている。
［発明の目的］
この発明は上記のような事情を考慮してなされたもので
ありその目的は、出力歪を抑えるためのアイドル電流を
低減できる電力増幅回路を提供することにある。
ありその目的は、出力歪を抑えるためのアイドル電流を
低減できる電力増幅回路を提供することにある。
［発明の概要］
上記目的を達成するためこの発明の電力増幅回路にあっ
ては、出力段にＭＯＳトランジスタとバイポーラトラン
ジスタを並列接続したものを用い、入力信号レベルが低
く出力電流が小さい領域ではバイポーラトランジスタを
選択的に動作させ、入力信号レベルがある程度高（なり
、出力電流が大きくなり歪が問題とならないときにはＭ
ＯＳトランジスタを動作させることによって増幅を行な
うようにしている。このようにすれば、ＭＯＳトランジ
スタに大きなアイドル電流を流さずに出力歪を抑えるこ
とができる。
ては、出力段にＭＯＳトランジスタとバイポーラトラン
ジスタを並列接続したものを用い、入力信号レベルが低
く出力電流が小さい領域ではバイポーラトランジスタを
選択的に動作させ、入力信号レベルがある程度高（なり
、出力電流が大きくなり歪が問題とならないときにはＭ
ＯＳトランジスタを動作させることによって増幅を行な
うようにしている。このようにすれば、ＭＯＳトランジ
スタに大きなアイドル電流を流さずに出力歪を抑えるこ
とができる。
［発明の実施例］
以下、図面を参照してこの発明の一実施例を説明する。
第１図はこの発明に係る電力増幅回路の一実施例の構成
を示すブロック図である。図において２１は出力端子で
ある。この端子２１には出力過電流保護用の抵抗２２．
２３それぞれの一端が接続されている。ざらに正極性の
電源電圧＋Ｖｏｏ印加点と上記一方の抵抗２２の他端と
の間にはＮチャネルＭＯＳトランジスタ２４のソース、
ドレイン間とＮＰＮ型のバイポーラトランジスタ２５の
コレクタ、エミッタ間が並列に挿入されている。負極性
の電源電圧−Ｖｃｏ印加点と上記他方の抵抗２３の他端
との間にはＰチャネルＭＯＳトランジスタ２６のソース
、ドレイン間とＰＮＰ型のバイポーラトランジスタ２７
のコレクタ、エミッタ間が並列に挿入されている。また
出力端子２１にはスピーカー負荷２８の一端が接続され
ている。２９および３０は上記バイポーラトランジスタ
２５．２１を駆動するバイポーラトランジスタ駆動部、
３１および３２は上記ＭＯＳトランジスタ２４．２６を
駆動するＭＯＳトランジスタ駆動部であり、これらバイ
ポーラトランジスタ駆動部２９．３０およびＭＯＳトラ
ンジスタ駆動部３１．３２には入力信号３３を増幅する
プリアンプ部３４の出力が出力電流判定／信号制御回路
３５を介して選択的に供給される。またプリアンプ部３
４の入力側と上記出力端子２１との間には負帰還回路３
６が挿入されている。
を示すブロック図である。図において２１は出力端子で
ある。この端子２１には出力過電流保護用の抵抗２２．
２３それぞれの一端が接続されている。ざらに正極性の
電源電圧＋Ｖｏｏ印加点と上記一方の抵抗２２の他端と
の間にはＮチャネルＭＯＳトランジスタ２４のソース、
ドレイン間とＮＰＮ型のバイポーラトランジスタ２５の
コレクタ、エミッタ間が並列に挿入されている。負極性
の電源電圧−Ｖｃｏ印加点と上記他方の抵抗２３の他端
との間にはＰチャネルＭＯＳトランジスタ２６のソース
、ドレイン間とＰＮＰ型のバイポーラトランジスタ２７
のコレクタ、エミッタ間が並列に挿入されている。また
出力端子２１にはスピーカー負荷２８の一端が接続され
ている。２９および３０は上記バイポーラトランジスタ
２５．２１を駆動するバイポーラトランジスタ駆動部、
３１および３２は上記ＭＯＳトランジスタ２４．２６を
駆動するＭＯＳトランジスタ駆動部であり、これらバイ
ポーラトランジスタ駆動部２９．３０およびＭＯＳトラ
ンジスタ駆動部３１．３２には入力信号３３を増幅する
プリアンプ部３４の出力が出力電流判定／信号制御回路
３５を介して選択的に供給される。またプリアンプ部３
４の入力側と上記出力端子２１との間には負帰還回路３
６が挿入されている。
上記出力電流判定／信号制御回路３５は上記出力端子２
１に流れる電流、すなわち出力電流を検出し、この検出
値が所定値以下である場合には上記プリアンプ部３４か
らの出力をバイポーラトランジスタ駆動部２９．３０に
選択的に供給し、所定値以上である場合にはＭＯＳトラ
ンジスタ駆動部３１．３２に選択的に供給するように制
御する。なお、検出を行なうべき出力電流値、すなわち
電流の判定基準は出力段のＭＯＳトランジスタ２４．２
６が電流的に十分立ち上がる点（例えば第９図のアイド
ル電流＋ＩＭＯ１１％−ＩＭＯＢ）付近に設定されてお
り、この基準電流を今後ＩＲＥＦとする。またこの実施
例回路ではＭＯＳトランジスタ２４．２６のアイドル電
流が十分低い値となるように設定されている。
１に流れる電流、すなわち出力電流を検出し、この検出
値が所定値以下である場合には上記プリアンプ部３４か
らの出力をバイポーラトランジスタ駆動部２９．３０に
選択的に供給し、所定値以上である場合にはＭＯＳトラ
ンジスタ駆動部３１．３２に選択的に供給するように制
御する。なお、検出を行なうべき出力電流値、すなわち
電流の判定基準は出力段のＭＯＳトランジスタ２４．２
６が電流的に十分立ち上がる点（例えば第９図のアイド
ル電流＋ＩＭＯ１１％−ＩＭＯＢ）付近に設定されてお
り、この基準電流を今後ＩＲＥＦとする。またこの実施
例回路ではＭＯＳトランジスタ２４．２６のアイドル電
流が十分低い値となるように設定されている。
次に、入力信＠３３を供給して増幅を行なう場合の動作
を説明する。この入力信号３３のレベルが低く、出力端
子２１に流れる電流すなわち出力電流１ｏｕｔがＩ＊ｇ
ｐより小さい場合、出力電流判定／信号制御回路３５は
プリアンプ部３４で増幅された信号をバイポーラトラン
ジスタ駆動部２９．３０に選択的に供給する。従って、
このとき上記両部動部２９．３０により、出力段ではバ
イポーラトランジスタ２５．２７のみが駆動される。前
記のようにバイポーラトランジスタではアイドル電流を
少なくしても小さな歪で増幅を行なうことができる。こ
のとき、ＭＯＳトランジスタ２４．２６は動作していな
い。
を説明する。この入力信号３３のレベルが低く、出力端
子２１に流れる電流すなわち出力電流１ｏｕｔがＩ＊ｇ
ｐより小さい場合、出力電流判定／信号制御回路３５は
プリアンプ部３４で増幅された信号をバイポーラトラン
ジスタ駆動部２９．３０に選択的に供給する。従って、
このとき上記両部動部２９．３０により、出力段ではバ
イポーラトランジスタ２５．２７のみが駆動される。前
記のようにバイポーラトランジスタではアイドル電流を
少なくしても小さな歪で増幅を行なうことができる。こ
のとき、ＭＯＳトランジスタ２４．２６は動作していな
い。
入力信号３３のレベルが増加し、出力電流１ｏｕｔがＩ
ＲＥＦよりも大きくなると、出力電流判定／信号制御回
路３５はプリアンプ部３４で増幅された信号を今度はＭ
ＯＳトランジスタ駆動部３１．３２に切り替えて供給す
る。このときは上記両駆動部３１．３２により、出力段
ではＭｏ８ トランジスタ２４．２６のみが駆動される
。ここで出力電流１ｏｕ丁は前記アイドル電流以上にな
っているので、この場合にもＭｏ８ トランジスタ２４
．２６により小さな歪で増幅を行なわせることができる
。
ＲＥＦよりも大きくなると、出力電流判定／信号制御回
路３５はプリアンプ部３４で増幅された信号を今度はＭ
ＯＳトランジスタ駆動部３１．３２に切り替えて供給す
る。このときは上記両駆動部３１．３２により、出力段
ではＭｏ８ トランジスタ２４．２６のみが駆動される
。ここで出力電流１ｏｕ丁は前記アイドル電流以上にな
っているので、この場合にもＭｏ８ トランジスタ２４
．２６により小さな歪で増幅を行なわせることができる
。
第２図は上記実施例回路で正弦波信号を増幅した場合の
出力電流ｆｏｕｒの変化を示す波形図である。図におい
て出力電流１ｏｕｔがＯから＋■ＲＥＦまでの領域ａ
１．ｔＮ Ｐ Ｎ型のバイポーラトランジスタ２５で、
０から−ＩＲＥＦまでの領域すはＰＮＰ型のバイポーラ
トランジスタ２１でそれぞれ増幅され、＋ＩＲＥＦ以上
の領域ＣはＮチャネルのＭＯＳトランジスタ２４で、−
ＩＲＥＦ以下の領域ｄはＰチャネルのＭＯＳトランジス
タ２６でそれぞれ増幅される。
出力電流ｆｏｕｒの変化を示す波形図である。図におい
て出力電流１ｏｕｔがＯから＋■ＲＥＦまでの領域ａ
１．ｔＮ Ｐ Ｎ型のバイポーラトランジスタ２５で、
０から−ＩＲＥＦまでの領域すはＰＮＰ型のバイポーラ
トランジスタ２１でそれぞれ増幅され、＋ＩＲＥＦ以上
の領域ＣはＮチャネルのＭＯＳトランジスタ２４で、−
ＩＲＥＦ以下の領域ｄはＰチャネルのＭＯＳトランジス
タ２６でそれぞれ増幅される。
第３図はこの発明の他の実施例の構成を示すブロックで
あり、第４図はこの実施例回路で正弦波信号を増幅した
場合の出力電流１０１ＪＴの変化を示す波形図である。
あり、第４図はこの実施例回路で正弦波信号を増幅した
場合の出力電流１０１ＪＴの変化を示す波形図である。
この実施例回路が上記実施例と異なっているところは、
プリアンプ部３４の出力を出力電流判定／信号制御回路
３５を介さずに直接、ＭＯＳトランジスタ駆動部３１．
３２に供給するようにした点である。従って、ＭＯＳト
ランジスタ２４．２６は出力電流ＩＱＩＪＴの値にかか
わらず常にＭＯＳトランジスタ駆動部３１．３２により
駆動される。しかしながらアイドル電流の値は上記実施
例の場合と同様の低い値に設定されている。
プリアンプ部３４の出力を出力電流判定／信号制御回路
３５を介さずに直接、ＭＯＳトランジスタ駆動部３１．
３２に供給するようにした点である。従って、ＭＯＳト
ランジスタ２４．２６は出力電流ＩＱＩＪＴの値にかか
わらず常にＭＯＳトランジスタ駆動部３１．３２により
駆動される。しかしながらアイドル電流の値は上記実施
例の場合と同様の低い値に設定されている。
一方、バイポーラトランジスタに関しては、上記実施例
と同様に、出力電流１ｏｕＴがＩＲＥＰより小さい場合
にのみ、出力電流判定／信号制御回路３５はプリアンプ
部３４で増幅された信号をバイポーラトランジスタ駆動
部２９．３０に選択的に供給する。
と同様に、出力電流１ｏｕＴがＩＲＥＰより小さい場合
にのみ、出力電流判定／信号制御回路３５はプリアンプ
部３４で増幅された信号をバイポーラトランジスタ駆動
部２９．３０に選択的に供給する。
この実ｙＡ骨の場合にも入力信号３３０レベルが小さい
領域では、少ないアイドル電流でも小さな歪で増幅を行
なうことができるバイポーラトランジスタ２５．２７に
より増幅が行われる。そして入力信号３３のレベルが増
加し、出力電ｔ％Ｅ １ ｏ ｕ ＴがＩＲＥＦよりも
大きくなるとバイポーラトランジスタ２５．２１による
増幅が停止され、出力段ではＭＯＳトランジスタ２４．
２６のみが駆動される。このとき、出力電＊ ｌ ｏυ
丁はＭＯＳトランジスタの前記アイドル電流以上になっ
ているので、この場合にもＭＯＳトランジスタ２４．２
６により小さな歪で増幅を行なわせることができる。
領域では、少ないアイドル電流でも小さな歪で増幅を行
なうことができるバイポーラトランジスタ２５．２７に
より増幅が行われる。そして入力信号３３のレベルが増
加し、出力電ｔ％Ｅ １ ｏ ｕ ＴがＩＲＥＦよりも
大きくなるとバイポーラトランジスタ２５．２１による
増幅が停止され、出力段ではＭＯＳトランジスタ２４．
２６のみが駆動される。このとき、出力電＊ ｌ ｏυ
丁はＭＯＳトランジスタの前記アイドル電流以上になっ
ているので、この場合にもＭＯＳトランジスタ２４．２
６により小さな歪で増幅を行なわせることができる。
従って、第４図で示される出力電流１ｏｕｒの変化を示
す波形図において、出力電流１ｏｕｔが０から＋Ｉ＊ｇ
ｐまでのＩＩ域ａはＮＰＮ型のバイポーラトランジスタ
２５で、０から−ＩＲＥＦまでの領域すはＰＮＰ型のバ
イポーラ十うンジスタ２７でそれぞれ増幅され、かつ０
以上のすべての領域ｅはＮチャネルのＭＯＳトランジス
タ２４で、０以下のすべての領域ｆはＰチャネルのＭｏ
８ トランジスタ２６でそれぞれ増幅される。
す波形図において、出力電流１ｏｕｔが０から＋Ｉ＊ｇ
ｐまでのＩＩ域ａはＮＰＮ型のバイポーラトランジスタ
２５で、０から−ＩＲＥＦまでの領域すはＰＮＰ型のバ
イポーラ十うンジスタ２７でそれぞれ増幅され、かつ０
以上のすべての領域ｅはＮチャネルのＭＯＳトランジス
タ２４で、０以下のすべての領域ｆはＰチャネルのＭｏ
８ トランジスタ２６でそれぞれ増幅される。
ここで上記第１図の実施例回路において、スピーカー負
荷２８のインピーダンスを８Ω、このスピーカー負荷２
Ｂに供給する電力を３０Ｗ 、入力信号３３を１に−の
正弦波、電源電圧上Ｖｃｃとして±３４■、抵抗２２．
２３の値をそれぞれ０．２Ω、基準電１１Ｒｇｐの値を
±０．３Ａに設定した場合、出力歪が最少になるときの
アイドル電１（適正アイドル電流）の値を測定したとこ
ろ１００ｍＡとなった。これと同じ条件で出力段にＭＯ
Ｓトランジスタのみを使用した従来回路の適正アイドル
電流を測定したところ５６０ｍ Ａであった。このとき
の全高調波歪率（Ｔ、Ｈ，Ｄ）は従来回路が０．０１４
（％）であるのに対し上記実施例の場合には０．０１６
（％）と若干増加している。この歪率の増加は、増幅動
作がバイポーラトランジスタからＭＯＳトランジスタに
切替わることにより生じるものであるが、この程度の劣
化は聴感上特に問題となるレベルではなく、第３図のよ
うな実施例回路の構成にすればこの歪率の増加をより少
なくできる。
荷２８のインピーダンスを８Ω、このスピーカー負荷２
Ｂに供給する電力を３０Ｗ 、入力信号３３を１に−の
正弦波、電源電圧上Ｖｃｃとして±３４■、抵抗２２．
２３の値をそれぞれ０．２Ω、基準電１１Ｒｇｐの値を
±０．３Ａに設定した場合、出力歪が最少になるときの
アイドル電１（適正アイドル電流）の値を測定したとこ
ろ１００ｍＡとなった。これと同じ条件で出力段にＭＯ
Ｓトランジスタのみを使用した従来回路の適正アイドル
電流を測定したところ５６０ｍ Ａであった。このとき
の全高調波歪率（Ｔ、Ｈ，Ｄ）は従来回路が０．０１４
（％）であるのに対し上記実施例の場合には０．０１６
（％）と若干増加している。この歪率の増加は、増幅動
作がバイポーラトランジスタからＭＯＳトランジスタに
切替わることにより生じるものであるが、この程度の劣
化は聴感上特に問題となるレベルではなく、第３図のよ
うな実施例回路の構成にすればこの歪率の増加をより少
なくできる。
さらに抵抗２２．２３の値をそれぞれ０．５Ωに設定し
た場合の適正アイドルｌｉｖ＆は９０ｍ Ａとなった。
た場合の適正アイドルｌｉｖ＆は９０ｍ Ａとなった。
これと同じ条件で出力段にＭＯＳトランジスタのみを使
用した従来回路の適正アイドルＮ流を測定したところ３
８８ｍ Ａであった。
用した従来回路の適正アイドルＮ流を測定したところ３
８８ｍ Ａであった。
このように上記各実施例回路ではアイドル１！流を大幅
に改善することができる。なお、出力電流１０ＬＪＴの
基準点の電２１１ Ｉ ＲＥ Ｆの値は上記実施例では
±０．３Ａとしているが、この値はアイドル電流の低減
効果がよくでるように設定されるべきである。ただし、
増幅動作の主導権はあくまでイボーラトランジスタは微
少信号領域でのみ動作させればよいので、バイポーラト
ランジスタ２５．２７のコレクタ損失はＭＯＳトランジ
スタ２４．２６の８．イア損失より十分、小ｇ＜ｔ’ｓ
、ｈウッッ゛づ１ン周波数ｆＴやコレクタ出力容量Ｃｏ
ｂ等音質面に影響を与える項目について不利とならず、
バイポーラトランジスタとして外観形状の小さなものを
使用できるので価格的にも有利である。
に改善することができる。なお、出力電流１０ＬＪＴの
基準点の電２１１ Ｉ ＲＥ Ｆの値は上記実施例では
±０．３Ａとしているが、この値はアイドル電流の低減
効果がよくでるように設定されるべきである。ただし、
増幅動作の主導権はあくまでイボーラトランジスタは微
少信号領域でのみ動作させればよいので、バイポーラト
ランジスタ２５．２７のコレクタ損失はＭＯＳトランジ
スタ２４．２６の８．イア損失より十分、小ｇ＜ｔ’ｓ
、ｈウッッ゛づ１ン周波数ｆＴやコレクタ出力容量Ｃｏ
ｂ等音質面に影響を与える項目について不利とならず、
バイポーラトランジスタとして外観形状の小さなものを
使用できるので価格的にも有利である。
なお、この発明は上記実施例に限定されるものではなく
種々の変形が可能であることはいうまでもない。例えば
上記実施例では出力段としてＮチャネルＭＯＳトランジ
スタとＮＰＮトランジスタとの組合わせと、Ｐチャネル
ＭＯＳトランジスタとＰＮＰトランジスタとの組合わせ
とからなる完全コンプリメンタリ−構成のものを使用す
る場合について説明したが、これは第３図の実施例の変
形例である第５図の回路に示すように、ＭＯＳトランジ
スタとしてＮチャネルのトランジスタ４１．４２のみ、
バイポーラトランジスタとしてＮＰＮ型のトランジスタ
４３．４４のみを組合せて構成するようにしてもよい。
種々の変形が可能であることはいうまでもない。例えば
上記実施例では出力段としてＮチャネルＭＯＳトランジ
スタとＮＰＮトランジスタとの組合わせと、Ｐチャネル
ＭＯＳトランジスタとＰＮＰトランジスタとの組合わせ
とからなる完全コンプリメンタリ−構成のものを使用す
る場合について説明したが、これは第３図の実施例の変
形例である第５図の回路に示すように、ＭＯＳトランジ
スタとしてＮチャネルのトランジスタ４１．４２のみ、
バイポーラトランジスタとしてＮＰＮ型のトランジスタ
４３．４４のみを組合せて構成するようにしてもよい。
［発明の効果］
以上説明したようにこの発明によれば、出力歪を抑える
ためのアイドル電流を低減できる電力増幅回路を提供す
ることができる。
ためのアイドル電流を低減できる電力増幅回路を提供す
ることができる。
第１図はこの発明に係る電力増幅回路の一実施例の構成
を示すブロック図、第２図は上記実施例の動作を説明す
るための波形図、第３図はこの発明の他の実施例の構成
を示すブロック図、第４図は上記第３図の実施例の動作
を説明するための波形図、第５図は第３図の実施例回路
の変形例のブロック図、第６図および第７図はそれぞれ
従来回路のブロック図、第８図および第９図はそれぞれ
上記従来回路の各出力段における特性図、第１０図は上
記第７図の従来回路を説明するための特性図である。 ２１・・・出力端子、２２．２３・・・出力過電流保護
用の抵抗、２４・・・ＮチャネルＭＯＳトランジスタ、
２５・・・ＮＰＮ型のバイポーラトランジスタ、２６・
・・ＰチャネルＭＯＳトランジスタ、２１・・・ＰＮＰ
型のバイポーラトランジスタ、２８・・・スピーカー負
荷、２９．３０・・・バイポーラトランジスタ駆動部、
３１．３２・・・ＭＯＳトランジスタ駆動部、３３・・
・入力信号、３４・・・プリアンプ部、３５・・・出力
電流判定／信号制御回路、３６・・・負帰還回路。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図 第４図 第５図 第６図 −Ｖａ： 第７図 第８図 第９図 第１０図 １ＭＯ５ＪｏｇＩ。
を示すブロック図、第２図は上記実施例の動作を説明す
るための波形図、第３図はこの発明の他の実施例の構成
を示すブロック図、第４図は上記第３図の実施例の動作
を説明するための波形図、第５図は第３図の実施例回路
の変形例のブロック図、第６図および第７図はそれぞれ
従来回路のブロック図、第８図および第９図はそれぞれ
上記従来回路の各出力段における特性図、第１０図は上
記第７図の従来回路を説明するための特性図である。 ２１・・・出力端子、２２．２３・・・出力過電流保護
用の抵抗、２４・・・ＮチャネルＭＯＳトランジスタ、
２５・・・ＮＰＮ型のバイポーラトランジスタ、２６・
・・ＰチャネルＭＯＳトランジスタ、２１・・・ＰＮＰ
型のバイポーラトランジスタ、２８・・・スピーカー負
荷、２９．３０・・・バイポーラトランジスタ駆動部、
３１．３２・・・ＭＯＳトランジスタ駆動部、３３・・
・入力信号、３４・・・プリアンプ部、３５・・・出力
電流判定／信号制御回路、３６・・・負帰還回路。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図 第４図 第５図 第６図 −Ｖａ： 第７図 第８図 第９図 第１０図 １ＭＯ５ＪｏｇＩ。
Claims (3)
- （１）入力信号を増幅する増幅手段と、第１極性の第１
の電源と出力端子との間に並列に挿入される第１のＭＯ
Ｓトランジスタおよび第１のバイポーラトランジスタと
、第２極性の第２の電源と上記出力端子との間に並列に
挿入される第２のＭＯＳトランジスタおよび第２のバイ
ポーラトランジスタと、上記出力端子に流れる電流の値
に応じて上記増幅手段からの出力を第１のＭＯＳトラン
ジスタおよび第１のバイポーラトランジスタ、上記第２
のＭＯＳトランジスタおよび第２のバイポーラトランジ
スタに対して選択的に供給制御する制御手段とを具備し
たことを特徴とする電力増幅回路。 - （２）前記制御手段は前記出力端子に流れる電流の値が
所定値以下のときに上記増幅手段からの出力を第１およ
び第２のバイポーラトランジスタに選択的に供給するよ
うに構成されている特許請求の範囲第１項に記載の電力
増幅回路。 - （３）前記制御手段は前記出力端子に流れる電流の値が
所定値以下のときには上記増幅手段からの出力を第１お
よび第２のバイポーラトランジスタのみに選択的に供給
し、電流の値が所定値以上のときには上記第１および第
２のＭＯＳトランジスタのみに選択的に供給するように
構成されている特許請求の範囲第１項に記載の電力増幅
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8396385A JPS61242404A (ja) | 1985-04-19 | 1985-04-19 | 電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8396385A JPS61242404A (ja) | 1985-04-19 | 1985-04-19 | 電力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61242404A true JPS61242404A (ja) | 1986-10-28 |
| JPH0583002B2 JPH0583002B2 (ja) | 1993-11-24 |
Family
ID=13817209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8396385A Granted JPS61242404A (ja) | 1985-04-19 | 1985-04-19 | 電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61242404A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5640525A (en) * | 1980-05-22 | 1981-04-16 | Teijin Ltd | Manufacture of aromatic polyamid film |
-
1985
- 1985-04-19 JP JP8396385A patent/JPS61242404A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5640525A (en) * | 1980-05-22 | 1981-04-16 | Teijin Ltd | Manufacture of aromatic polyamid film |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0583002B2 (ja) | 1993-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100226226B1 (ko) | 혼합형 증폭기 | |
| CN101933224B (zh) | 减少音频回放装置中的喀嗒声及砰声噪声的系统及方法 | |
| JP3459109B2 (ja) | 自己構成可能な二元的ブリッジパワー増幅器 | |
| US7671675B2 (en) | Output limiting circuit, class D power amplifier and audio equipment | |
| JP2004336643A (ja) | 電力増幅回路 | |
| US8433078B2 (en) | High perceived audio quality class D amplifier | |
| JP2004515952A (ja) | 電力増幅器の自己昇圧回路 | |
| US4728903A (en) | Class A high-fidelity amplifier | |
| JP2009060361A (ja) | Ｄ級増幅回路 | |
| JP2001223537A (ja) | Ｄ級アンプ | |
| JP2005210692A (ja) | 可変電源電圧を使用するｄ級増幅器における音量調節 | |
| US20150084696A1 (en) | Amplification circuit | |
| US5673000A (en) | Dynamically invariant AB linear operation amplifier | |
| JPS61242404A (ja) | 電力増幅回路 | |
| US5519357A (en) | Biasing arrangement for a quasi-complementary output stage | |
| JP2009141697A (ja) | Ｄ級アンプ | |
| JPH07283662A (ja) | 電力増幅回路 | |
| JP4027276B2 (ja) | ディジタルアンプ及びこれを用いたオーディオ再生装置 | |
| JP2008131630A (ja) | 電力増幅器 | |
| JP3314875B2 (ja) | マイクロ・パワー型レール間増幅器 | |
| JPH02161818A (ja) | 傾斜電流出力を有する論理バッファ回路 | |
| JP2762333B2 (ja) | 増幅回路及び信号増幅ｉｃ | |
| JPH07142939A (ja) | Ｍｏｓｆｅｔ電力増幅器 | |
| JP2006352930A (ja) | 電力増幅器および電力増幅器を動作させる方法 | |
| JPH067643B2 (ja) | 低周波増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |