JPH0583002B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明はオーデイオ信号を増幅する増幅回路
に係り、特に出力段が電力用半導体素子を用いた
プツシユプル構成にされた電力増幅回路に関す
る。

［発明の技術的背景］ 20Hzから20KHzまでのいわゆるオーデイオ周波
数帯においてフラツトなゲインを持つようなオー
デイオ信号増幅用の電力増幅回路としては、従
来、第６図に示すようなものがよく知られてい
る。この電力増幅回路は出力段がNPN型および
PNP型のバイポーラトランジスタからなるプツ
シユプル構成にされ、出力端子１と正極性の電源
電圧＋V_CC印加点との間にはNPN型のバイポー
ラトランジスタ２と出力過電流保護用の抵抗３が
挿入されている。同様に、上記出力端子１と負極
性の電源電圧−Vcc印加点との間にはPNP型バ
イポーラトランジスタ４と出力過電流保護用の抵
抗５が挿入されている。また出力端子１にはスピ
ーカー負荷６の一端が接続されている。７および
８は上記トランジスタ２，４を駆動するバイポー
ラトランジスタ駆動部であり、このバイポーラト
ランジスタ駆動部７，８には入力信号９を増幅す
るプリアンプ部１０の出力が供給される。またこ
のプリアンプ部１０の入力側と上記出力端子１と
の間には負帰還回路１１が挿入されている。

ところで、最近ではDAD（デイジタル・オーデ
イオ・デイスク）やPCM（パルスコード変調）記
録の再生等による高品質の音源の出現に伴い、新
しい増幅回路の開発が望まれている。このため、
さらに従来では、出力段にバイポーラトランジス
タを用いる代りに、第７図に示すようにＮチヤネ
ルMOSトランジスタ１２およびＰチヤネルMOS
トランジスタ１３を用いるようにしたプツシユプ
ル構成の電力増幅回路も出現している。なおこの
場合、正極性の電源は＋V_CC＋V_DDに、負極性の
電源は−V_CCから−V_DDにそれぞれ替えられ、さ
らにバイポーラトランジスタ駆動部７，８の代わ
りにMOSトランジスタ駆動部１４，１５が用い
られる。

このようにプツシユプ出力段をMOSトランジ
スタで構成することにより、熱的に安定で二次降
伏現象における破壊が起こらないため保護回路を
簡略化できる、MOSトランジスタが多数キヤリ
ア素子であるが故に電荷蓄積が少なくノツチング
歪みを減少させることができる、MOSトランジ
スタが電圧制御素子であるため駆動部を簡略化で
きる、周波数特性が良好であり広域歪を改善する
ことができる、等の種々の効果を得ることができ
る。

［背景技術の問題点］ ところで出力段がプツシユプル構成にされてい
る増幅回路では、出力歪を抑えるたに出力段にア
イドル電流を流す必要があることが知られてい
る。このアイドル電流は電源電圧の利用効率や素
子の電力損失を考慮するとできるだけ小さくする
ことが望ましく、放熱設計等実装上の条件を改善
することができる。

このアイドル電流は、出力段の正極側および負
極側それぞれがただ一つのトランジスタで構成さ
れているシングル・エンデイド・プツシユプル
（SEPP）の場合、バイポーラトランジスタが50
〜80mA程度であるのに対し、MOSトランジス
タではその倍以上の100〜200mAの電流を流さな
いと歪を十分に抑えることはできない。

第８図はバイポーラトランジスタのコレクタ、
エミツタ間電圧V_CEとコレクタ電流I_Cとの関係を
示す特性図であり、図中の実線はアイドル電流を
流さない場合ものものであり、破線は正負の所定
のアイドル電流＋I_TR、−I_TRを流したときのもので
ある。同様に第９図はMOSトランジスタのゲー
ト、ソース間電圧V_GSとドレイン電流I_Dとの関係
を示す特性図であり、図中の実線はアイドル電流
を流さない場合のものであり、破線は正負の所定
のアイドル電流＋I_MOS、−I_MOSを流したときのもの
である。上記のように歪を十分に抑えるため、
MOSトランジスタではバイポーラトランジスタ
の倍以上のアイドル電流を流さなければならな
い。このことは、第８図および第９図に示すよう
に、MOSトランジスタの方がバイポーラトラン
ジスタに比較して電流の立ち上がりが悪いことに
起因している。

他方、順方向伝達アドミタンス｜Yfs｜とドレ
イン電流I_Dとの関係で与えられるMOSトランジ
スタの伝達特性は理論的には二乗の勾配を持ち、
小信号用のものでは第１０図の特性図中の実線で
示すように実測上も理論値と一致する。ところ
が、電力用のものでは微少電流領域では歪が発生
し、破線で示すように特性が下降ぎみとなる。こ
のような特性は素子自体の構造が原因であると思
われる。電力用のMOSトランジスタにおけるこ
のような特性の改善は現状では技術的に困難であ
り、これを回路的に保証する技術が要望されてい
る。

［発明の目的］ この発明は上記のような事情を考慮してなされ
たものでありその目的は、出力歪を抑えるための
アイドル電流を低減できる電力増幅回路を提供す
ることにある。

［発明の概要］ 上記目的を達成するためこの発明の電力増幅回
路にあつては、出力段にMOSトランジスタとバ
イポーラトランジスタを並列接続したものを用
い、入力信号レベルが低く出力電流が小さい領域
ではバイポーラトランジスタを選択的に動作さ
せ、入力信号レベルがある程度高くなり、出力電
流が大きくなり歪が問題とならないときには
MOSトランジスタを動作させることによつて増
幅を行なうようにしている。このようにすれば、
MOSトランジスタに大きなアイイドル電流を流
さずに出力歪を抑えることができる。

［発明の実施例］ 以下、図面を参照してこの発明の一実施例を説
明する。

第１図はこの発明に係る電力増幅回路の一実施
例の構成を示すブロツク図である。図において２
１は出力端子である。この端子２１には出力過電
流保護用の抵抗２２，２３それぞれの一端が接続
されている。さらに正極性の電源電圧＋V_CC印加
点を上記一方の抵抗２２の他端との間にはＮチヤ
ネルMOSトランジスタ２４のソース、ドレイン
間とNPN型のバイポーラトランジスタ２５のコ
レクタ、エミツタ間が並列に挿入されている。負
極性の電源電圧−V_CC印加点と上記他方の抵抗２
３のの他端との間にはＰチヤネルMOSトランジ
スタ２６のソース、ドレイン間とPNP型のバイ
ポーラトランジスタ２７のコレクタ、エミツタ間
が並列に挿入されている。また出力端子２１には
スピーカー負荷２８の一端が接続されている。２
９および３０は上記バイポーラトランジスタ２
５，２７を駆動するバイポーラトランジスタ駆動
部、３１および３２は上記MOSトランジスタ２
４，２６を駆動するMOSトランジスタ駆動部で
あり、これらバイポーラトランジスタ駆動部２
９，３０およびMOSトランジスタ駆動部３１，
３２には入力信号３３を増幅するプリアンプ部３
４の出力が出力電流判定／信号制御回路３５を介
して選択的に供給される。またプリアンプ部３４
の入力側と上記出力端子２１との間には負帰還回
路３６が挿入されている。

上記出力電流判定／信号制御回路３５は上記出
力端子２１に流れる電流、すなわち出力電流を検
出し、この検出値が所定値以下である場合には上
記プリアンプ部３４からの出力をバイポーラトラ
ンジスタ駆動部２９，３０に選択的に供給し、所
定値以上である場合にはMOSトランジスタ駆動
部３１，３２に選択的に供給するように制御す
る。なお、検出を行なうべき出力電流値、すなわ
ち電流の判定基準は出力段のMOSトランジスタ
２４，２６が電流的に十分立ち上がる点（例えば
第９図のアイドル電流＋I_MOS、−I_MOS）付近に設定
されており、この基準電流を今後I_REFとする。ま
たこの実施例回路ではMOSトランジスタ２４，
２６のアイドル電流が十分低い値となるように設
定されている。

次に、入力信号３３を供給して増幅を行なう場
合の動作を説明する。この入力信号３３のレベル
が低く、出力端子２１に流れる電流すなわち出力
電流I_OUTがI_REFより小さい場合、出力電流判定／
信号制御回路３５はプリアンプ部３４で増幅され
た信号をバイポーラトランジスタ駆動部２９，３
０に選択的に供給する。従つて、このとき上記両
駆動部２９，３０により、出力段ではバイポーラ
トランジスタ２５，２７のみが駆動される。前記
のようにバイポーラトランジスタではアイドル電
流を少なくしても小さな歪で増幅を行なうことが
できる。このとき、MOSトランジスタ２４，２
６は動作していない。

入力信号３３のレベルが増加し、出力電流I_OUT
がI_REFよりも大きくなると、出力電流判定／信号
制御回路３５はプリアンプ部３４で増幅された信
号を今度はMOSトランジスタ駆動部３１，３２
に切り替えて供給する。このときは上記両駆動部
３１，３２により、出力段ではMOSトランジス
タ２４，２６のみが駆動される。ここで出力電流
I_OUTは前記アイドル電流以上になつているので、
この場合にもMOSトランジスタ２４，２６によ
り小さな歪で増幅を行なわせることができる。

第２図は上記実施例回路で正弦波信号を増幅し
た場合の出力電流I_OUTの変化を示す波形図であ
る。図において出力電流I_OUTが０から＋I_REFまで
の領域ａはNPN型のバイポーラトランジスタ２
５で、０から−I_REFまでの領域ｂはPNP型のバイ
ポーラトランジスタ２７でそれぞれ増幅され、＋
I_REF以上の領域ｃはＮチヤネルのMOSトランジス
タ２４で、−I_REF以下の領域ｄはＰチヤネルの
MOSトランジスタ２６でそれぞれ増幅される。

第３図はこの発明の他の実施例の構成を示すブ
ロツクであり、第４図はこの実施例回路で正弦波
信号を増幅した場合の出力電流I_OUTの変化を示す
波形図である。この実施例回路が上記実施例と異
なつているところは、プリアンプ３４の出力を出
力電流判定／信号制御回路３５を介さずに直接、
MOSトランジスタ駆動部３１，３２に供給する
ようにした点である。従つて、MOSトランジス
タ２４，２６は出力電流I_OUTの値にかかわらず常
にMOSトランジスタ駆動部３１，３２により駆
動される。しかしながらアイドル電流の値は上記
実施例の場合と同様の低い値に設定されている。

一方、バイポーラトランジスタに関しては、上
記実施例と同様に、出力電流I_OUTがI_REFより小さ
い場合にのみ、出力電流判定／信号制御回路３５
はプリアンプ部３４で増幅された信号をバイポー
ラトランジスタ駆動部２９，３０に選択的に供給
する。

この実施例の場合にも入力信号３３のレベルが
小さい領域では、少ないアイドル電流でも小さな
歪で増幅を行なうことができるバイポーラトラン
ジスタ２５，２７により増幅が行われる。そして
入力信号３３のレベルが増加し、出力電流I_OUTが
I_REFよりも大きくなるとバイポーラトランジスタ
２５，２７による増幅が停止され、出力段では
MOSトランジスタ２４，２６のみが駆動される。
このとき、出力電流I_OUTはMOSトランジスタの前
記アイドル電流以上になつているので、この場合
にもMOSトランジスタ２４，２６により小さな
歪で増幅を行なわせることができる。

従つて、第４図で示される出力電流I_OUTの変化
を示す波形図において、出力電流I_OUTが０から＋
I_REFまでの領域ａはNPN型のバイポーラトランジ
スタ２５で、０から−I_REFまでの領域ｂはPNP型
のバイポーラトランジスタ２７でそれぞれ増幅さ
れ、かつ０以上のすべての領域ｅはＮチヤネルの
MOSトランジスタ２４で、０以下のすべての領
域ｆはＰチヤネルのMOSトランジスタ２６でそ
れぞれ増幅される。

ここで上記第１図の実施例回路において、スピ
ーカー負荷２８のインピーダンスを８Ω、このス
ピーカー負荷２８に供給する電力を30W、入力信
号３３を1KHzの正弦波、電源電圧±V_CCとして±
34V、抵抗２２，２３の値をそれぞれ0.2Ω、基
準電流I_REFの値を±0.3Aに設定した場合、出力歪
が最少になるときのアイドル電流（適正アイドル
電流）の値を測定したときの100mAとなつた。
これと同じ条件で出力段にMOSトランジスタの
みを使用した従来回路の適正アイドル電流を測定
したところ560mAであつた。このときの全高調
波歪率（T.H.D）は従来回路が0.014（％）である
のに対し上記実施例の場合には0.016（％）と若干
増加している。この歪率の増加は、増幅動作がバ
イポーラトランジスタからMOSトランジスタに
切替わることにより生じるものであるが、この程
度の劣化は聴感上特に問題となるレベルではな
く、第３図のような実施例回路の構成にすればこ
の歪率の増加をより少なくできる。

さらに抵抗２２，２３の値をそれぞれ0.5Ωに
設定した場合の適正アイドル電流は90mAとなつ
た。これと同じ条件で出力段にMOSトランジス
タのみを使用した従来回路の適正アイドル電流を
測定したところ、388mAであつた。

このように上記各実施例回路ではアイドル電流
を大幅に改善することができる。なお、出力電流
I_OUTの基準点の電流I_REFの値は上記実施例では±
0.3Aとしているが、この値はアイドル電流の低
減効果がよくでるように設定されるべきである。
ただし、増幅動作の主導権はあくまでもMOSト
ランジスタであるので、この値はなるべく小さく
設定することが肝腎である。さらに、バイポーラ
トランジスタは微少信号領域でのみ動作させれば
よいので、バイポーラトランジスタ２５，２７の
コレクタ損失はMOSトランジスタ２４，２６の
ドレイン損失より十分に小さくでき、トランジシ
ヨン周波数f_Tやコレクタ出力容量Cob等音質面に
影響を与える項目について不利とならず、バイポ
ーラトランジスタとして外観形状の小さなものを
使用できるので価格的にも有利である。

なお、この発明は上記実施例に限定されるもの
ではなく種々の変形が可能であることはいうまで
もない。例えば上記実施例では出力段としてＮチ
ヤネルMOSトランジスタとNPNトランジスタと
の組合わせと、ＰチヤネルMOSトランジスタと
PNPトランジスタとの組合わせとからなる完全
コンプリメンタリー構成のものを使用する場合に
ついて説明したが、これは第３図の実施例の変形
例である第５図の回路に示すように、MOSトラ
ンジスタとしてＮチヤネルのトランジスタ４１，
４２のみ、バイポーラトランジスタとしてNPN
型のトランジスタ４３，４４のみを組合せて構成
するようにしてもよい。

［発明の効果］ 以上説明したようにこの発明によれば、出力歪
を抑えるためのアイドル電流を低減できる電力増
幅回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明に係る電力増幅回路の一実施
例の構成を示すブロツク図、第２図は上記実施例
の動作を説明するための波形図、第３図はこの発
明の他の実施例の構成を示すブロツク図、第４図
は上記第３図の実施例の動作を説明するための波
形図、第５図は第３図の実施例回路の変形例のブ
ロツク図、第６図および第７図はそれぞれ従来回
路のブロツク図、第８図および第９図はそれぞれ
上記従来回路の各出力段における特性図、第１０
図は上記第７図の従来回路を説明するための特性
図である。 ２１…出力端子、２２，２３…出力過電流保護
用の抵抗、２４…ＮチヤネルMOSトランジスタ、
２５…NPN型のバイポーラトランジスタ、２６
…ＰチヤネルMOSトランジスタ、２７…PNP型
のバイポーラトランジスタ、２８…スピーカー負
荷、２９，３０…バイポーラトランジスタ駆動
部、３１，３２…MOSトランジスタ駆動部、３
３…入力信号、３４…プリアンプ部、３５…出力
電流判定／信号制御回路、３６…負帰還回路。

Claims (1)

1. 【特許請求の範囲】 １ 入力信号を増幅する増幅手段と、 第１極性の第１の電源と出力端子との間に並列
   に挿入される第１のMOSトランジスタおよび第
   １のバイポーラトランジスタと、 第２極性の第２の電源と上記出力端子との間に
   並列に挿入される第２のMOSトランジスタおよ
   び第２のバイポーラトランジスタと、 上記出力端子に流れる電流の値を検出し、この
   検出値が所定値以下のときには上記増幅手段の出
   力を上記第１および第２のバイポーラトランジス
   タに供給し、所定値を越えたときには上記増幅手
   段の出力を上記第１および第２のMOSトランジ
   スタのみに供給する制御手段と を具備したことを特徴とする電力増幅回路。