JPS61240335A - 擬以障害発生装置 - Google Patents
擬以障害発生装置Info
- Publication number
- JPS61240335A JPS61240335A JP60081548A JP8154885A JPS61240335A JP S61240335 A JPS61240335 A JP S61240335A JP 60081548 A JP60081548 A JP 60081548A JP 8154885 A JP8154885 A JP 8154885A JP S61240335 A JPS61240335 A JP S61240335A
- Authority
- JP
- Japan
- Prior art keywords
- register
- diagnostic
- signal line
- error
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、中央処理装置と複数のチャネル装置とを通常
インタフェースで接続し、前記中央処理？ｃ置で実行さ
れる命令のうち診断命令を前記中央処理装置に代って実
行する診断プロセッサとを診断インタフェースで接続し
た主記憶装置における擬似障害発生装置に関する。
インタフェースで接続し、前記中央処理？ｃ置で実行さ
れる命令のうち診断命令を前記中央処理装置に代って実
行する診断プロセッサとを診断インタフェースで接続し
た主記憶装置における擬似障害発生装置に関する。
計算機運転中にハードウェア故障が気がつかないとデー
タ化は等の問題があり、ハードウェア故障検出は重要な
機能マあり、ハードウェア故障検障検出は重要な機能で
あり、ハードウェア故障検出のハードウェアの試験も重
要な位置を占める。
タ化は等の問題があり、ハードウェア故障検出は重要な
機能マあり、ハードウェア故障検障検出は重要な機能で
あり、ハードウェア故障検出のハードウェアの試験も重
要な位置を占める。
従来の主記憶装置関係の擬似障害は主記憶装置に擬似障
害を設定し、主記憶装置にアクセスが行われた時に障害
が発生することを確認していた。
害を設定し、主記憶装置にアクセスが行われた時に障害
が発生することを確認していた。
上述した従来の主記憶装置の擬似障害の試験には、主記
憶装置にアクセスする中央処理装置、チャネル装置はそ
れぞれ独立に動作するため、擬似障害を起すタイミング
を合せる必要があり、仕かけが複雑にならざるをえなか
ったり、タイミングがたまたま合わない時には正しく試
験ができない場合がある。
憶装置にアクセスする中央処理装置、チャネル装置はそ
れぞれ独立に動作するため、擬似障害を起すタイミング
を合せる必要があり、仕かけが複雑にならざるをえなか
ったり、タイミングがたまたま合わない時には正しく試
験ができない場合がある。
Ｃ問題点を解決するための手段〕
本発明は、主記憶装置の擬似障害発生を試験対象装置以
外からのアクセスでは発生しないようにしたものである
。
外からのアクセスでは発生しないようにしたものである
。
すなわち、本発明の擬似障害発生装置は、診断プロセッ
サの制御で診断インタフェースを介して診断命令で指示
された擬似障害発生のデータを格納する診断レジスタと
、診断プロセッサの制御で診断インタフェースを介して
診断命令で指示された擬似障害要求元装置のデータを格
納するマスクレジスタと、中央処理装置または複数のチ
ャネル装置の中の１つの装置から通常インタフェースに
よってアクセスされた時にアクセス要求元装置のデータ
を格納するアクセス要求レジスタと、マスクレジスタと
アクセス要求レジスタの内容を比較し、一致した時診断
レジスタの内容を出力する比較回路と、比較回路により
出力された診断レジスタの内容に応じてエラー信号を発
生させ、アクセス要求元装置からのアクセスの応答とし
て該エラー信号をアクセス要求元装置に報告するエラー
報告回路とを宥している。
サの制御で診断インタフェースを介して診断命令で指示
された擬似障害発生のデータを格納する診断レジスタと
、診断プロセッサの制御で診断インタフェースを介して
診断命令で指示された擬似障害要求元装置のデータを格
納するマスクレジスタと、中央処理装置または複数のチ
ャネル装置の中の１つの装置から通常インタフェースに
よってアクセスされた時にアクセス要求元装置のデータ
を格納するアクセス要求レジスタと、マスクレジスタと
アクセス要求レジスタの内容を比較し、一致した時診断
レジスタの内容を出力する比較回路と、比較回路により
出力された診断レジスタの内容に応じてエラー信号を発
生させ、アクセス要求元装置からのアクセスの応答とし
て該エラー信号をアクセス要求元装置に報告するエラー
報告回路とを宥している。
本発明の実施例について図面を参照して説明する。
第１図は本発明による擬似障害発生装置の一実施例を備
えた情報処理装置のブロック図である。
えた情報処理装置のブロック図である。
擬似障害発生装置１を含む主記憶装置３０は、中央処理
装置１０およびチャネル装置ｅｏ、 ａｔ、 ８２゜８
３、６４．８５．８６と通常のアクセス要求信号線１０
１゜１０２ 、 ＩＯ２、１０４、１０５，１０８，１
０７，１０８とデータバス１０９と主記憶装置３０のエ
ラー報告を伝えるエラー報告信号線１１０を介して接続
され、中央処理装置ＩＯで実行される命令のうち診断命
令を中央処理装置ｌＯに代って実行する診断プロセッサ
２０と診断インタフェース１００を介して接続されてい
る。
装置１０およびチャネル装置ｅｏ、 ａｔ、 ８２゜８
３、６４．８５．８６と通常のアクセス要求信号線１０
１゜１０２ 、 ＩＯ２、１０４、１０５，１０８，１
０７，１０８とデータバス１０９と主記憶装置３０のエ
ラー報告を伝えるエラー報告信号線１１０を介して接続
され、中央処理装置ＩＯで実行される命令のうち診断命
令を中央処理装置ｌＯに代って実行する診断プロセッサ
２０と診断インタフェース１００を介して接続されてい
る。
擬似障害発生装置１は、主記憶装置３０の一部を構成し
、診断インタフェース！００を介して診断命令で診断プ
ロセッサ２０に指示された擬似障害発生のデータを格納
する診断レジスタ３１と、同じく診断インタフェース１
００を介して診断プロセッサ２０の制御によって診断命
令で指示された擬似障害要求装置データのセットを行っ
てアクセス要求信号の装置種別の発生元のマスクのエン
コード値を格納するマスクレジスタ３２と、マスクレジ
スタ３２の出力をデコードするデコーダ３３と、中央処
理装置１（ｌまたはチャネル装置８０．６１．６２．６
３．８４゜６５、８６の中の１つの装置からアクセス要
求を行った時アクセス要求を行った装置種別を保持する
アクセス要求レジスタ３５と、デコーダ３３の出力とア
クセス要求レジスタ３５の出力を比較する比較回路３４
と、診断レジスタ出力信号線１１２，１１３，１１４
と比較回路３４の比較結果が一致した時に値“ １″と
して出力される比較回路出力信号線１１Ｂと論理積をと
るアンドゲート３Ｂ、 ３７．３８とを含む、擬似障害
発生装置ｌを除く主記憶装置３０は従来から知られてい
る通常の書込み／読出しデータを保持する主記憶素子４
７と、中央処理装置１０等からデータバス１０８によっ
て送られてくるデータを受けたり、主記憶素子４７のデ
ータをデータバス１０８に送出するドライバ／レシーバ
３９と、主記憶素子４７にアクセスするためのアドレス
情報を保持するアドレスレジスタ４０と、アドレスレジ
スタ４０の内容のパリティチェックを行うアドレスパリ
ティチェック回路４！と、ドライバ／レシーバ出力信号
線１２９を経て送出される書込みデータを保持する書込
みレジスタ４２と、書込みデータのパリティチェックを
行う書込みデータパリティチェック回路４３と、書込み
データのＥＣＣビットを発生させるＥＣＣビット発生回
路４４と、書込みデータとＥＣＣビットを保持するレジ
スタ４５と、主記憶素子４７に書込み／読出しするため
のドライバ／レシーバ４Ｂと、主記憶素子４７から読出
した内容を保持するレジスタ５０と、読出したデータの
エラー検出訂正を行うエラー検出訂正回路４θと、エラ
ー検出訂正回路４９の出力である読出しデータを保持す
る読出しレジスタ４８と、アドレスパリティチェック回
路検出エラー信号線１２５とアントゲート出力信号線１
２１とを入力としてエラー信号を出力するエラーレジス
タ５４と、書込みデータパリティチェック回路検出エラ
ー信号線！２Ｇとアンドゲート出力信号線１１９とを入
力としてエラー信号を出力するエラーレジスタ５２と、
エラー検出訂正回路検出エラー信号線１２７とアンドゲ
ート出力信号線１２０とを入力としてエラー信号を出力
するエラーレジスタ５３と、各々エラーレジスタ５２．
５３．５４のエラーレジスタ出力信号線１２２．１２３
，１２４の論理積をとるオアゲート５１とを含んでいる
。
、診断インタフェース！００を介して診断命令で診断プ
ロセッサ２０に指示された擬似障害発生のデータを格納
する診断レジスタ３１と、同じく診断インタフェース１
００を介して診断プロセッサ２０の制御によって診断命
令で指示された擬似障害要求装置データのセットを行っ
てアクセス要求信号の装置種別の発生元のマスクのエン
コード値を格納するマスクレジスタ３２と、マスクレジ
スタ３２の出力をデコードするデコーダ３３と、中央処
理装置１（ｌまたはチャネル装置８０．６１．６２．６
３．８４゜６５、８６の中の１つの装置からアクセス要
求を行った時アクセス要求を行った装置種別を保持する
アクセス要求レジスタ３５と、デコーダ３３の出力とア
クセス要求レジスタ３５の出力を比較する比較回路３４
と、診断レジスタ出力信号線１１２，１１３，１１４
と比較回路３４の比較結果が一致した時に値“ １″と
して出力される比較回路出力信号線１１Ｂと論理積をと
るアンドゲート３Ｂ、 ３７．３８とを含む、擬似障害
発生装置ｌを除く主記憶装置３０は従来から知られてい
る通常の書込み／読出しデータを保持する主記憶素子４
７と、中央処理装置１０等からデータバス１０８によっ
て送られてくるデータを受けたり、主記憶素子４７のデ
ータをデータバス１０８に送出するドライバ／レシーバ
３９と、主記憶素子４７にアクセスするためのアドレス
情報を保持するアドレスレジスタ４０と、アドレスレジ
スタ４０の内容のパリティチェックを行うアドレスパリ
ティチェック回路４！と、ドライバ／レシーバ出力信号
線１２９を経て送出される書込みデータを保持する書込
みレジスタ４２と、書込みデータのパリティチェックを
行う書込みデータパリティチェック回路４３と、書込み
データのＥＣＣビットを発生させるＥＣＣビット発生回
路４４と、書込みデータとＥＣＣビットを保持するレジ
スタ４５と、主記憶素子４７に書込み／読出しするため
のドライバ／レシーバ４Ｂと、主記憶素子４７から読出
した内容を保持するレジスタ５０と、読出したデータの
エラー検出訂正を行うエラー検出訂正回路４θと、エラ
ー検出訂正回路４９の出力である読出しデータを保持す
る読出しレジスタ４８と、アドレスパリティチェック回
路検出エラー信号線１２５とアントゲート出力信号線１
２１とを入力としてエラー信号を出力するエラーレジス
タ５４と、書込みデータパリティチェック回路検出エラ
ー信号線！２Ｇとアンドゲート出力信号線１１９とを入
力としてエラー信号を出力するエラーレジスタ５２と、
エラー検出訂正回路検出エラー信号線１２７とアンドゲ
ート出力信号線１２０とを入力としてエラー信号を出力
するエラーレジスタ５３と、各々エラーレジスタ５２．
５３．５４のエラーレジスタ出力信号線１２２．１２３
，１２４の論理積をとるオアゲート５１とを含んでいる
。
次に未実施例の動作を説明する。
（１）先ず、主記憶装置３０に擬似障害を設定しない通
常動作の場合について説明する。
常動作の場合について説明する。
擬似障害を設定しない時は診断レジスタ３１は“０゛を
値として保持し、アンドゲート３Ｂ、 ３７゜３８の各
々の入力信号線の１本である診断レジスタ出力信号線１
１２，１１３，１１４が値“θ″なのでアンドゲート出
力信号線１１．９，１２０，１２１は値“Ｏ″となり、
エラーレジスタ５２．５３．５４に値“ｌ ”は設定”
されない。
値として保持し、アンドゲート３Ｂ、 ３７゜３８の各
々の入力信号線の１本である診断レジスタ出力信号線１
１２，１１３，１１４が値“θ″なのでアンドゲート出
力信号線１１．９，１２０，１２１は値“Ｏ″となり、
エラーレジスタ５２．５３．５４に値“ｌ ”は設定”
されない。
いま、中央処理装置１０が主記憶装置３０に書込み動作
を行った場合について説明する。アクセス要求信号１０
１が値“０”にセットされ、アクセス要求レジスタ３５
に主記憶装置アクセス要求信号線１０１が値“ １″の
時のパターンがセットされる。
を行った場合について説明する。アクセス要求信号１０
１が値“０”にセットされ、アクセス要求レジスタ３５
に主記憶装置アクセス要求信号線１０１が値“ １″の
時のパターンがセットされる。
アクセス要求レジスタ３５の内容とマスクレジスタ３２
のデコーダ３３の出力であるデコーダ出力信号線１１６
との内容比較が比較回路３４で行われて一致して比較回
路出力信号１１８が値″１”となっても診断レジスタ３
１の値はＯ″なのでアンドゲート３Ｂ、 ３７．３８の
出力は値“ｌ”とはならず、エラーレジスタ５２．５３
．５４はセットされない。
のデコーダ３３の出力であるデコーダ出力信号線１１６
との内容比較が比較回路３４で行われて一致して比較回
路出力信号１１８が値″１”となっても診断レジスタ３
１の値はＯ″なのでアンドゲート３Ｂ、 ３７．３８の
出力は値“ｌ”とはならず、エラーレジスタ５２．５３
．５４はセットされない。
一方、アドレス情報が中央処理装置１０からデータバス
＋０９を経て送られてくると主記憶装置３０はドライバ
／レシーバ３Ｂを経てアドレスレジスタ４０にセットす
る。アドレスレジスタ４０の内容はアドレスパリティチ
ェック回路４１によってチェックされ、異常が検出され
れば、アドレスパリティチェー、り回路検出エラー信号
線１２５を値″１”にしてエラーレジスタ５４をセット
し、その結果エラーレジスタ出力信号線１２４を値“１
″にし、オアゲート５１を経てエラー報告信号線１１０
を値“１”にしてエラー報告が行なわれる。アドレスレ
ジスタ４０の内容はエラーがなければアドレスレジスタ
出力信号Ｍ１２Ｂを通して主記憶素子４７の書込み位置
を示す。書込みデータが中央処理装置１０からデータバ
ス１０９を経て送られてくると主記憶装置３０はドライ
バ／レシーバ３９を経て書込みレジスタ４２にセットす
る。書込みレジスタ４２の内容は書込みレジスタ出力信
号線！３０を通して書込みデータパリティチェック回路
４３によってチェックされ、異常が検出されれば書込み
データパリティチェック回路検出エラー信号線１２Ｂを
値“１”にし、エラーレジスタ５２をセットし、その結
果エラーレジスタ出力信号線！２２を値“ｌ”にし。
＋０９を経て送られてくると主記憶装置３０はドライバ
／レシーバ３Ｂを経てアドレスレジスタ４０にセットす
る。アドレスレジスタ４０の内容はアドレスパリティチ
ェック回路４１によってチェックされ、異常が検出され
れば、アドレスパリティチェー、り回路検出エラー信号
線１２５を値″１”にしてエラーレジスタ５４をセット
し、その結果エラーレジスタ出力信号線１２４を値“１
″にし、オアゲート５１を経てエラー報告信号線１１０
を値“１”にしてエラー報告が行なわれる。アドレスレ
ジスタ４０の内容はエラーがなければアドレスレジスタ
出力信号Ｍ１２Ｂを通して主記憶素子４７の書込み位置
を示す。書込みデータが中央処理装置１０からデータバ
ス１０９を経て送られてくると主記憶装置３０はドライ
バ／レシーバ３９を経て書込みレジスタ４２にセットす
る。書込みレジスタ４２の内容は書込みレジスタ出力信
号線！３０を通して書込みデータパリティチェック回路
４３によってチェックされ、異常が検出されれば書込み
データパリティチェック回路検出エラー信号線１２Ｂを
値“１”にし、エラーレジスタ５２をセットし、その結
果エラーレジスタ出力信号線！２２を値“ｌ”にし。
オアゲート５１を経てエラー報告信号線１１０を値“
１″にしてエラー報告が行なわれる。書込みレジスタ４
２の内容はエラーがなければ書込みデータパリティチェ
ック回路出力信号線１３１を経てＥＣＣビット発生回路
４４でＥＣＣビットが発生され、 ＥＣＣビット発生回
路出力信号線１３２を経てレジスタ４５にＥＣＣビット
と、書込みレジスタ出力信号線１３０で送られてきた書
込みデータとが格納され、レジスタ出力信号線１３３を
通してドライバ／レシーバ４６、ドライバ／レシーバ主
記憶素子インタフェース夏３４を経て主記憶素子４７に
書込みデータが書込まれる。
１″にしてエラー報告が行なわれる。書込みレジスタ４
２の内容はエラーがなければ書込みデータパリティチェ
ック回路出力信号線１３１を経てＥＣＣビット発生回路
４４でＥＣＣビットが発生され、 ＥＣＣビット発生回
路出力信号線１３２を経てレジスタ４５にＥＣＣビット
と、書込みレジスタ出力信号線１３０で送られてきた書
込みデータとが格納され、レジスタ出力信号線１３３を
通してドライバ／レシーバ４６、ドライバ／レシーバ主
記憶素子インタフェース夏３４を経て主記憶素子４７に
書込みデータが書込まれる。
中央処理装置１０が主記憶装置３０に対して読出し動作
を行った場合について説明する、アクセス要求信号線１
０１が値“１”にセットされ、主記憶装置３０のアクセ
ス要求レジスタ３５にアクセス要求信号線１０１の値“
１″の時のパターンがセットされる。アドレスデータが
中央処理装置１０からデータバス１０９を経てアドレス
レジスタ４０にセットされる。アドレスレジスタ４０の
内容はエラーがなければアドレスレジスタ出力信号線１
２８を通して主記憶素子４７の読出し位置を示す、読出
しデータは主記憶素子４７からドライバ／レシーバ主記
憶素子インタフェース１３４を通してドライバ／レシー
バ４６、ドライバｌレシーバ出力信号線１３５を経てレ
ジスタ５０に読出される。レジスタ５０の内容はレジス
タ出力信号線１３８を通してエラー検出訂正回路４８で
チェックされ、異常が検出されればエラー検出訂正回路
検田エラー信号線１２７を値“ｌ”にしてエラーレジス
タ５３がセットされ、その結果エラーレジスタ出力信号
線１２３を値“１”にし、オアゲート５１を経てエラー
報告信号線１１０を値“ ！ ”にしてエラー報告が行
なわれる。レジスタ５０の内容はエラーがなければエラ
ー検出訂正回路出力信号線１３７の出力として読出しデ
ータが出力され、読出しレジスタ４８に格納される。読
出しレジスタ４８の内容は読出しレジスタ出力信号線１
３８を通してドライバ／レシーバ３９、チー タパス１
０９に出力され、アクセス要求を行った中央処理装置ｌ
Ｏに読出しデータが送られる。
を行った場合について説明する、アクセス要求信号線１
０１が値“１”にセットされ、主記憶装置３０のアクセ
ス要求レジスタ３５にアクセス要求信号線１０１の値“
１″の時のパターンがセットされる。アドレスデータが
中央処理装置１０からデータバス１０９を経てアドレス
レジスタ４０にセットされる。アドレスレジスタ４０の
内容はエラーがなければアドレスレジスタ出力信号線１
２８を通して主記憶素子４７の読出し位置を示す、読出
しデータは主記憶素子４７からドライバ／レシーバ主記
憶素子インタフェース１３４を通してドライバ／レシー
バ４６、ドライバｌレシーバ出力信号線１３５を経てレ
ジスタ５０に読出される。レジスタ５０の内容はレジス
タ出力信号線１３８を通してエラー検出訂正回路４８で
チェックされ、異常が検出されればエラー検出訂正回路
検田エラー信号線１２７を値“ｌ”にしてエラーレジス
タ５３がセットされ、その結果エラーレジスタ出力信号
線１２３を値“１”にし、オアゲート５１を経てエラー
報告信号線１１０を値“ ！ ”にしてエラー報告が行
なわれる。レジスタ５０の内容はエラーがなければエラ
ー検出訂正回路出力信号線１３７の出力として読出しデ
ータが出力され、読出しレジスタ４８に格納される。読
出しレジスタ４８の内容は読出しレジスタ出力信号線１
３８を通してドライバ／レシーバ３９、チー タパス１
０９に出力され、アクセス要求を行った中央処理装置ｌ
Ｏに読出しデータが送られる。
（２）次に、擬似障害を設定した場合の動作について説
明する。
明する。
擬似障害設定のための診断レジスタ３１、マスクレジス
タ３２に値を設定するために中央処理装置ｌＯが診断命
令を発行すると、中央処理装置１０は診断命令インタフ
ェース１１１を通して診断レジスタ３１、マスクレジス
タ３２に設定するデータを診断プロセッサ２０に送る。
タ３２に値を設定するために中央処理装置ｌＯが診断命
令を発行すると、中央処理装置１０は診断命令インタフ
ェース１１１を通して診断レジスタ３１、マスクレジス
タ３２に設定するデータを診断プロセッサ２０に送る。
＃断プロセッサ２０は受取ったデータを診断レジスタ３
１、マスクレジスタ３２にセットする。いま、診断レジ
スタ３１にアドレスパリティエラーを報告する障害のデ
ータがセットされたとする。すなわち、診断レジスタ出
力信号線１１２の値が“Ｏ”、診断レジスタ出力信号ｆ
ｉｌ１３の値が“０”、診断レジスタ出力信号線１１４
の値が″ １″となるデータがセットされたとする。ま
た、マスクレジスタ３２には、チャネル装置６０からア
クセス要求があった場合に障害を発生するエンコード値
がセットされたとする。中央処理装置１０、チャネル装
置１３１．８２． Ｅ１３．８４．８５． Ｈのいずれ
かから主記憶装置３０にアクセス要求が行われたとする
と、その時のアクセス要求のパターンがアクセス要求レ
ジスタ３５に保持され、アクセス要求レジスタ３５のア
クセス要求レジスタ出力信号線１１７と、マスクレジス
タ３２のマスクレジスタ出力信号線１１５を通してデコ
ーダ３３を経たデコーダ出力信号線１１Ｂとが比較回路
３４で比較され、アクセス要求レジスタ３５で保持して
いるデータパターンがチャネル装置６０からのアクセス
要求以外のパターンなので比較回路３４での比較結果は
不一致を示し、比較回路出力信号線１１８の値は“０”
となり、アンドゲート３Ｂ、 ３？、 ３８のアンドゲ
ート出力信号線１１９，１２０．１２１の値が“Ｏ”に
なり、エラーレジスタ５２．５３．５４のセットは行わ
れない、主記憶素子４７に対する書込み、読出し動作は
、すでに述べた擬似障害設定しない時の動作と同様な動
作で行われる。チャネル装置ＢＯからアクセス要求が行
われた場合、その時のアクセス要求のパターンがアクセ
ス要求レジスタ３５に保持され、アクセス要求レジスタ
３５のアクセス要求レジスタ出力信号１ｉ １１７と、
マスクレジスタ３２のマスクレジスタ出力信号線１１５
を通してデコーダ３３を経たデコーダ出力信号線１１Ｂ
とが比較回路３４で比較され、アクセス要求レジスタ３
５で保持しているデータパターンがチャネル装置８０か
らの主記憶装置アクセス要求のパターンなので比較回路
３４での比較結果は一致を示し、比較回路出力信号線１
１８の値は１”となる０診断レジスタ３１には診断レジ
スタ出力信号線１１２，１１３の値が“０″、診断レジ
スタ出力信号線１１４の値が“１″となるデータがセッ
トされているのでアントゲ−）３１１ｔ、３７の７ンド
ゲート出力信号線１１９，１２０の値は“Ｏ”となり、
アンドゲート３８のアンドゲート出力信号線１２１は値
“１′″となる。アンドゲート出力信号線１２１が値“
１ ”でエラーレジスタ５４がセットされ、エラーレ
ジスタ出力信号線１２４が値“１”となリ、オアゲート
５１を経てエラー報告信号線１１０が“ｌ”となり、エ
ラー報告がなされる。
１、マスクレジスタ３２にセットする。いま、診断レジ
スタ３１にアドレスパリティエラーを報告する障害のデ
ータがセットされたとする。すなわち、診断レジスタ出
力信号線１１２の値が“Ｏ”、診断レジスタ出力信号ｆ
ｉｌ１３の値が“０”、診断レジスタ出力信号線１１４
の値が″ １″となるデータがセットされたとする。ま
た、マスクレジスタ３２には、チャネル装置６０からア
クセス要求があった場合に障害を発生するエンコード値
がセットされたとする。中央処理装置１０、チャネル装
置１３１．８２． Ｅ１３．８４．８５． Ｈのいずれ
かから主記憶装置３０にアクセス要求が行われたとする
と、その時のアクセス要求のパターンがアクセス要求レ
ジスタ３５に保持され、アクセス要求レジスタ３５のア
クセス要求レジスタ出力信号線１１７と、マスクレジス
タ３２のマスクレジスタ出力信号線１１５を通してデコ
ーダ３３を経たデコーダ出力信号線１１Ｂとが比較回路
３４で比較され、アクセス要求レジスタ３５で保持して
いるデータパターンがチャネル装置６０からのアクセス
要求以外のパターンなので比較回路３４での比較結果は
不一致を示し、比較回路出力信号線１１８の値は“０”
となり、アンドゲート３Ｂ、 ３？、 ３８のアンドゲ
ート出力信号線１１９，１２０．１２１の値が“Ｏ”に
なり、エラーレジスタ５２．５３．５４のセットは行わ
れない、主記憶素子４７に対する書込み、読出し動作は
、すでに述べた擬似障害設定しない時の動作と同様な動
作で行われる。チャネル装置ＢＯからアクセス要求が行
われた場合、その時のアクセス要求のパターンがアクセ
ス要求レジスタ３５に保持され、アクセス要求レジスタ
３５のアクセス要求レジスタ出力信号１ｉ １１７と、
マスクレジスタ３２のマスクレジスタ出力信号線１１５
を通してデコーダ３３を経たデコーダ出力信号線１１Ｂ
とが比較回路３４で比較され、アクセス要求レジスタ３
５で保持しているデータパターンがチャネル装置８０か
らの主記憶装置アクセス要求のパターンなので比較回路
３４での比較結果は一致を示し、比較回路出力信号線１
１８の値は１”となる０診断レジスタ３１には診断レジ
スタ出力信号線１１２，１１３の値が“０″、診断レジ
スタ出力信号線１１４の値が“１″となるデータがセッ
トされているのでアントゲ−）３１１ｔ、３７の７ンド
ゲート出力信号線１１９，１２０の値は“Ｏ”となり、
アンドゲート３８のアンドゲート出力信号線１２１は値
“１′″となる。アンドゲート出力信号線１２１が値“
１ ”でエラーレジスタ５４がセットされ、エラーレ
ジスタ出力信号線１２４が値“１”となリ、オアゲート
５１を経てエラー報告信号線１１０が“ｌ”となり、エ
ラー報告がなされる。
以上説明したように本発明は、主記憶装置の擬似障害発
生を試験対象以外からのアクセスでは発生しないように
することにより、主記憶装置にアクセスする中央処理装
置、チャネル装置がそれぞれ独立に動作しても、擬似障
害を起すタイミングを意識して複雑にすることもなく、
タイミングがたまたま合わなくて擬似障害発生が行えず
に正しく本来の試験ができないという欠点を除くことが
できる効果がある。
生を試験対象以外からのアクセスでは発生しないように
することにより、主記憶装置にアクセスする中央処理装
置、チャネル装置がそれぞれ独立に動作しても、擬似障
害を起すタイミングを意識して複雑にすることもなく、
タイミングがたまたま合わなくて擬似障害発生が行えず
に正しく本来の試験ができないという欠点を除くことが
できる効果がある。
第１図は本発明の一実施例を示すブロック図である。
１−ｍ−擬似障害発生装置、
ｌＯ−ｍ−中央処理装置。
２０−ｍ−診断プロセッサ、 ３０−一一生記憶装置。
３１−ｍ−診断レジスタ、
３２−ｍ−マスクレジスタ、
３３−−−デコーダ、 ３４−ｍ−比較回路、３
５−ｍ−アクセス要求レジスタ。 ３８、３７．３８−ｍ−アンドゲート、３９−−− ド
ライバ／レシーバ、 ４０−−−アドレスレジスタ。 ４１−一一アドレスパリティチェック回路、４２−ｍ−
書込みレジスタ、 ４３−ｍ−書込みデータパリティチェック回路。 ４４−−− ＥＣＣビット発生回路、 ４５−ｍ−レジスタ。 ４８−ｍ−ドライバ／レシーバ。 ４７−−−主記憶素子、 ４８−ｍ−読出しレジスタ、 ４８−ｍ−エラー検出訂正回路、 ５０−ｍ−レジスタ、 ５１−ｍ−オアゲート
、５２、５３．５４−ｍ−エラーレジスタ。 ｆｌｏ、 ８１．１１２．８３゜ ８４、８５．８８−ｍ−チャネル装置、１００−ｍ−診
断インタフェース。 １０１．１０２，１０３，１０４゜ １０５．１０８，１０７，１０８−−−アクセス要求信
号線１０９−−−データバス。 １１０−ｍ−エラー報告信号線。 １１１−ｍ−診断命令インタフェース、１１２．１１３
，１１４−ｍ−診断レジスタ出力信号線、１１５．１２
８−ｍ−マスクレジスタ出力信号線、１１Ｂ−−−デコ
ーダ出力信号線、 １１７−−−アクセス要求レジスタ出力信号線、１１８
−ｍ−比較回路出力信号線、 １１θ、１２０，１２１−−−アンドゲート出力信号線
、１２２．１２３，１２４−ｍ−エラーレジスタ出力信
号線、１２５−一一アドレスパリティチェック回路検出
エラー信号線。 １２７−−−エラー検出訂正回路検出エラー信号線１２
９．１３５−ｍ−ドライバ／レシーバ出力信号線、１３
０−ｍ−書込みレジスタ出力信号線、１３２−一−ＥＣ
Ｃビット発生回路出力信号線。 １３４−−− ドライバ／レシーバ主記憶素子インタフ
ェース。 １３８−−−レジスタ出力信号線、 １３７−−−エラー検出訂正回路出力信号線、１３８−
ｍ−読出しレジスタ出力信号線。
５−ｍ−アクセス要求レジスタ。 ３８、３７．３８−ｍ−アンドゲート、３９−−− ド
ライバ／レシーバ、 ４０−−−アドレスレジスタ。 ４１−一一アドレスパリティチェック回路、４２−ｍ−
書込みレジスタ、 ４３−ｍ−書込みデータパリティチェック回路。 ４４−−− ＥＣＣビット発生回路、 ４５−ｍ−レジスタ。 ４８−ｍ−ドライバ／レシーバ。 ４７−−−主記憶素子、 ４８−ｍ−読出しレジスタ、 ４８−ｍ−エラー検出訂正回路、 ５０−ｍ−レジスタ、 ５１−ｍ−オアゲート
、５２、５３．５４−ｍ−エラーレジスタ。 ｆｌｏ、 ８１．１１２．８３゜ ８４、８５．８８−ｍ−チャネル装置、１００−ｍ−診
断インタフェース。 １０１．１０２，１０３，１０４゜ １０５．１０８，１０７，１０８−−−アクセス要求信
号線１０９−−−データバス。 １１０−ｍ−エラー報告信号線。 １１１−ｍ−診断命令インタフェース、１１２．１１３
，１１４−ｍ−診断レジスタ出力信号線、１１５．１２
８−ｍ−マスクレジスタ出力信号線、１１Ｂ−−−デコ
ーダ出力信号線、 １１７−−−アクセス要求レジスタ出力信号線、１１８
−ｍ−比較回路出力信号線、 １１θ、１２０，１２１−−−アンドゲート出力信号線
、１２２．１２３，１２４−ｍ−エラーレジスタ出力信
号線、１２５−一一アドレスパリティチェック回路検出
エラー信号線。 １２７−−−エラー検出訂正回路検出エラー信号線１２
９．１３５−ｍ−ドライバ／レシーバ出力信号線、１３
０−ｍ−書込みレジスタ出力信号線、１３２−一−ＥＣ
Ｃビット発生回路出力信号線。 １３４−−− ドライバ／レシーバ主記憶素子インタフ
ェース。 １３８−−−レジスタ出力信号線、 １３７−−−エラー検出訂正回路出力信号線、１３８−
ｍ−読出しレジスタ出力信号線。
Claims (1)
- 【特許請求の範囲】 中央処理装置と複数のチャネル装置とを通常インタフェ
ースで接続し、前記中央処理装置で実行される命令のう
ち診断命令を前記中央処理装置に代って実行する診断プ
ロセッサとを診断インタフェースで接続した主記憶装置
において、 前記診断プロセッサの制御で前記診断インタフェースを
介して前記診断命令で指示された擬似障害発生のデータ
を格納する診断レジスタと、前記診断プロセッサの制御
で前記診断インタフェースを介して前記診断命令で指示
された擬似障害要求元装置のデータを格納するマスクレ
ジスタと、 前記中央処理装置または前記複数のチャネル装置の中の
１つの装置から前記通常インタフェースによってアクセ
スされた時にアクセス要求元装置のデータを格納するア
クセス要求レジスタと、前記マスクレジスタと前記アク
セス要求レジスタの内容を比較し、一致した時前記診断
レジスタの内容を出力する比較回路と、 前記比較回路により出力された前記診断レジスタの内容
に応じてエラー信号を発生させ、前記アクセス要求元装
置からのアクセスの応答として該エラー信号をアクセス
要求元装置に報告するエラー報告回路とを有する擬似障
害発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60081548A JPS61240335A (ja) | 1985-04-17 | 1985-04-17 | 擬以障害発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60081548A JPS61240335A (ja) | 1985-04-17 | 1985-04-17 | 擬以障害発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61240335A true JPS61240335A (ja) | 1986-10-25 |
Family
ID=13749344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60081548A Pending JPS61240335A (ja) | 1985-04-17 | 1985-04-17 | 擬以障害発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61240335A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01169640A (ja) * | 1987-12-25 | 1989-07-04 | Hitachi Ltd | 情報処理装置の擬似障害発生方式 |
-
1985
- 1985-04-17 JP JP60081548A patent/JPS61240335A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01169640A (ja) * | 1987-12-25 | 1989-07-04 | Hitachi Ltd | 情報処理装置の擬似障害発生方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3735105A (en) | Error correcting system and method for monolithic memories | |
| US4224681A (en) | Parity processing in arithmetic operations | |
| JPS58225453A (ja) | 診断回路の誤り検出方式 | |
| JPS61240335A (ja) | 擬以障害発生装置 | |
| JP3512442B2 (ja) | 記憶装置の試験用エラー発生制御装置 | |
| JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
| JP2513615B2 (ja) | Ｅｃｃ回路付記憶装置 | |
| KR950012495B1 (ko) | 메모리 진단장치 및 방법 | |
| JPS6037934B2 (ja) | 記憶装置の診断方式 | |
| JPS63174141A (ja) | 情報処理装置の試験診断方式 | |
| JPH045213B2 (ja) | ||
| SU783795A2 (ru) | Процессор | |
| JPS60101649A (ja) | 電子計算機の診断装置 | |
| JPH01156834A (ja) | チェック回路の診断装置 | |
| JPS58195971A (ja) | 比較回路の誤り検出方式 | |
| JPS63753A (ja) | メモリエラ−訂正・検出回路の試験方式 | |
| JP2022148854A (ja) | 記憶装置 | |
| SU1243032A1 (ru) | Запоминающее устройство с самоконтролем | |
| JPH04242835A (ja) | 故障検出システム | |
| JPH0266668A (ja) | マルチプロセツサバスのデータトレース方法 | |
| JPS6237756A (ja) | 誤り検出回路 | |
| JPS6218943B2 (ja) | ||
| JPS60252971A (ja) | 記憶装置アクセス制御方式 | |
| JPH05289946A (ja) | メモリ制御方式 | |
| JPS61208134A (ja) | 情報処理装置におけるエラ−検出方式 |