JPS61234673A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPS61234673A JPS61234673A JP7557085A JP7557085A JPS61234673A JP S61234673 A JPS61234673 A JP S61234673A JP 7557085 A JP7557085 A JP 7557085A JP 7557085 A JP7557085 A JP 7557085A JP S61234673 A JPS61234673 A JP S61234673A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- gradation
- period
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は液晶表示パネル金柑いた液晶テレビジョン受像
機における画像表示装置に関する。
機における画像表示装置に関する。
近年、ＣＲＴに代？、工液晶表示・母ネルを用いた携帯
用の液晶てし、ビジョン受像機が実用化されている。現
在、日本のテレビジョン放送ではＮＴＳＣ方式が使」さ
れてい、るが、このＮＴＳＣ方式において、垂直の走査
周期を１フィールドとすると、そのフィールドの水平走
査巌数は２６２．５本になる。これに対して例えば１２
０Ｘ１６０画素の液晶表示パネルを用いた場合、走査側
電極は１２０本であり、ビデオ信号の１フィールド間の
有効走査線数の約１７２になシ、２走査期間毎に走査側
電極１本を表示駆動する。従って、上記液晶表示パネル
を用いた液晶テレビジョン受像機では、１バックプレー
ト期間はビデオ信号における２水平走食期間にあたるが
、従来ではその間に１水平走査期間分のビデオ信号のみ
のデータをサンプリングし、そのデータにより１バック
プレート期間の表示を行なうようにしている。このよう
に従来の液晶テレビジョン受像機では、通常のテレビジ
ョン受像機の半分程度のビデオ信号しか取入れていない
。このため、たまたま採用した水平走査期間のビデオ信
号にノイズが含まれていても、そのまま１パツクプレー
トの期間に亘って表示されてしまう。さらに、前後に隣
シ合った一連のビデオ信号がかな多異なったものである
場合でも、そのうちの一方しか採用されないので、表示
品質が悪くなる。
用の液晶てし、ビジョン受像機が実用化されている。現
在、日本のテレビジョン放送ではＮＴＳＣ方式が使」さ
れてい、るが、このＮＴＳＣ方式において、垂直の走査
周期を１フィールドとすると、そのフィールドの水平走
査巌数は２６２．５本になる。これに対して例えば１２
０Ｘ１６０画素の液晶表示パネルを用いた場合、走査側
電極は１２０本であり、ビデオ信号の１フィールド間の
有効走査線数の約１７２になシ、２走査期間毎に走査側
電極１本を表示駆動する。従って、上記液晶表示パネル
を用いた液晶テレビジョン受像機では、１バックプレー
ト期間はビデオ信号における２水平走食期間にあたるが
、従来ではその間に１水平走査期間分のビデオ信号のみ
のデータをサンプリングし、そのデータにより１バック
プレート期間の表示を行なうようにしている。このよう
に従来の液晶テレビジョン受像機では、通常のテレビジ
ョン受像機の半分程度のビデオ信号しか取入れていない
。このため、たまたま採用した水平走査期間のビデオ信
号にノイズが含まれていても、そのまま１パツクプレー
トの期間に亘って表示されてしまう。さらに、前後に隣
シ合った一連のビデオ信号がかな多異なったものである
場合でも、そのうちの一方しか採用されないので、表示
品質が悪くなる。
また、従来の液晶テレビジョン受像機では、信号電極側
のシフトレジスタ及び駆動回路がｎビット構成である場
合、ｎビットのビデオ信号を受入れ、２″階調の表示を
行なっている。このためビット数ｎが少ない場合におい
ては、階調数が少なくなシ、きめこまかい中間色を充分
に表わすことができない。階調数を多くするには、上記
ビット数ｎを増加しなければなら゛ず、回路構成が複雑
化するという問題がある。
のシフトレジスタ及び駆動回路がｎビット構成である場
合、ｎビットのビデオ信号を受入れ、２″階調の表示を
行なっている。このためビット数ｎが少ない場合におい
ては、階調数が少なくなシ、きめこまかい中間色を充分
に表わすことができない。階調数を多くするには、上記
ビット数ｎを増加しなければなら゛ず、回路構成が複雑
化するという問題がある。
本発明は上記の点に鑑みてなされたもので、回路構成が
複雑化することなく階調数を増加でき、また、階調数を
増加させない場合には駆動回路を簡易化し得る画像表示
装置を提供することを目的とする。
複雑化することなく階調数を増加でき、また、階調数を
増加させない場合には駆動回路を簡易化し得る画像表示
装置を提供することを目的とする。
本発明は、１フィールド周期の水平の有効走査線数より
も、走査側電極の本数の方が少ない小型液晶テレビジョ
ン受像機において、有効走査線の全ての情報あるいは殆
んどの情報を使用し、１バックプレート期間の前半と後
半とを対にして階調信号を作成し、あるいは第１フィー
ルドと第２フィールドとを対にして階調信号を作成する
ことにより、信号電極側の駆動回路系の構成ビット数よ
り１ビット分多い場合と同等の階調表示を行なうように
したものである。
も、走査側電極の本数の方が少ない小型液晶テレビジョ
ン受像機において、有効走査線の全ての情報あるいは殆
んどの情報を使用し、１バックプレート期間の前半と後
半とを対にして階調信号を作成し、あるいは第１フィー
ルドと第２フィールドとを対にして階調信号を作成する
ことにより、信号電極側の駆動回路系の構成ビット数よ
り１ビット分多い場合と同等の階調表示を行なうように
したものである。
〔発明の第１′実施例〕
以下図面を参照して本発明の第１実施例を説明する。第
１図は、’ １２０Ｘ１６０画素の液晶テレビジ目ン受
像機に実施した場合の例を示したものである。同図にお
いて、１は同期分離回路で、前段の映像増幅回路（図示
せず）よｐ送られてくるビデオ信号から水平同期信号及
び垂直同期信号を分離し、同期制御回路ｊへ出力する。
１図は、’ １２０Ｘ１６０画素の液晶テレビジ目ン受
像機に実施した場合の例を示したものである。同図にお
いて、１は同期分離回路で、前段の映像増幅回路（図示
せず）よｐ送られてくるビデオ信号から水平同期信号及
び垂直同期信号を分離し、同期制御回路ｊへ出力する。
また、３は上記映像増幅回路から送られてくるビデオ信
号をデジタル信号に変換するＡ ／ Ｄ変換回路でおる
。上記同期制御回路２は、同期分離回路１において分離
され九同期′曹号に従って第４図に示す各種タイミング
信号を発生し、セグメント側シフトレソスタ５．ラッチ
回路６３階調信号作成回路７．セグメント側アナログマ
ルテゾレクサ８．コモン側シフトレソスタ９．コモン側
アナログマルチゾレクサ１０に供給する。 ′ま
た、上記同期制御回路２は、データ制御信号（デジタル
信号）Ｅを発生し、Ａ／Ｄ変換回路３に与える。このＡ
／ Ｄ変換回路３は、詳細を後述するが、映像増幅回
路から送られてくるビデオ信号を同期制御回路２からの
データ制御信号Ｅにより３ピツトの信号り、−Ｄ、に変
換し、上記セグメント側シフトレジスタ５へ入力する。
号をデジタル信号に変換するＡ ／ Ｄ変換回路でおる
。上記同期制御回路２は、同期分離回路１において分離
され九同期′曹号に従って第４図に示す各種タイミング
信号を発生し、セグメント側シフトレソスタ５．ラッチ
回路６３階調信号作成回路７．セグメント側アナログマ
ルテゾレクサ８．コモン側シフトレソスタ９．コモン側
アナログマルチゾレクサ１０に供給する。 ′ま
た、上記同期制御回路２は、データ制御信号（デジタル
信号）Ｅを発生し、Ａ／Ｄ変換回路３に与える。このＡ
／ Ｄ変換回路３は、詳細を後述するが、映像増幅回
路から送られてくるビデオ信号を同期制御回路２からの
データ制御信号Ｅにより３ピツトの信号り、−Ｄ、に変
換し、上記セグメント側シフトレジスタ５へ入力する。
このシフトレジスタ５は、３ピツトＸ １６０段の構成
で、Ａ／Ｄ変換回路３から出力される３ピツトのデータ
Ｄ、＃Ｄｓを同期制御回路２からのチップイネーブル信
号ＣＥ及びクロックツ４ルスφ１に同期して読込み、ラ
ッチ回路６へ出力する。このラッチ回路６は、３ピツ）
Ｘ １６０段構成で、同期制御回路２からのラッチパ
ルスφｎｙＫ同期して入力データを読込み、階調信号作
成回路１へ出力する。この階調信号作成回路１は、同期
制御回路２からのクロックパルスφ１及び６一 タイミング信号φ。に同期して動作し、ラッチ回路６の
ラッテデー夕に応じてｉｖＵ信号を作成し、七グメント
側アナログマルチルクサ８へ出力する。また、このマル
チプレクサ８には、液晶駆動電圧発生回路１ノから駆動
電圧Ｖ（１＋ Ｖｚ ＋■３ Ｔ Ｖ Ｂが供給され
ると共に、同期制御回路２からフレーム信号φｆが供給
される。上記マルチプレクサ８は、上記階調信号及びフ
レーム信号φｆに応じて液晶駆動電圧を発生し、１２０
Ｘ１６０画素の液晶表示・母ネル１２のセグメント電極
を表示駆動する。また一方、上記コモン側シフトレジス
タ９は、１ビット×１２０段構成で、同期制御回路２か
ら与えられる信号Ｄｘをタイミング信号φｎｘにより読
込んで順次シフトする。
で、Ａ／Ｄ変換回路３から出力される３ピツトのデータ
Ｄ、＃Ｄｓを同期制御回路２からのチップイネーブル信
号ＣＥ及びクロックツ４ルスφ１に同期して読込み、ラ
ッチ回路６へ出力する。このラッチ回路６は、３ピツ）
Ｘ １６０段構成で、同期制御回路２からのラッチパ
ルスφｎｙＫ同期して入力データを読込み、階調信号作
成回路１へ出力する。この階調信号作成回路１は、同期
制御回路２からのクロックパルスφ１及び６一 タイミング信号φ。に同期して動作し、ラッチ回路６の
ラッテデー夕に応じてｉｖＵ信号を作成し、七グメント
側アナログマルチルクサ８へ出力する。また、このマル
チプレクサ８には、液晶駆動電圧発生回路１ノから駆動
電圧Ｖ（１＋ Ｖｚ ＋■３ Ｔ Ｖ Ｂが供給され
ると共に、同期制御回路２からフレーム信号φｆが供給
される。上記マルチプレクサ８は、上記階調信号及びフ
レーム信号φｆに応じて液晶駆動電圧を発生し、１２０
Ｘ１６０画素の液晶表示・母ネル１２のセグメント電極
を表示駆動する。また一方、上記コモン側シフトレジス
タ９は、１ビット×１２０段構成で、同期制御回路２か
ら与えられる信号Ｄｘをタイミング信号φｎｘにより読
込んで順次シフトする。
そして、このコモン側シフトレジスタ９の出力は、コモ
ン側アナログマルチプレクサ１０へ送られる。また、こ
のマルチプレクサ１０には、上記液晶駆動電圧発生回路
ＩＪから液晶駆動電圧Ｖｏ ｌ Ｖｌ ＊ ｖ、＋
ｖ、が供給される。上記液晶駆動電圧発生回路１１は
、ＶＯ−ｖｉの液晶駆動電圧を発生し、上記したように
駆動電圧Ｖ６ 、Ｖｚ ｓＶ３ ＊Ｖ５を？ ／ｌ
／ ｆルり？８に供給し、駆動電圧Ｖ Ｏ＋ Ｖ １
、Ｖ ４ １ Ｖ ５をマルチプレクサ１ｏに供給す
る。このマルチプレクサ１０は、シフトレジスタ９から
のデータに応じて液晶表示パネル１２のコモン電極を駆
動する。
ン側アナログマルチプレクサ１０へ送られる。また、こ
のマルチプレクサ１０には、上記液晶駆動電圧発生回路
ＩＪから液晶駆動電圧Ｖｏ ｌ Ｖｌ ＊ ｖ、＋
ｖ、が供給される。上記液晶駆動電圧発生回路１１は
、ＶＯ−ｖｉの液晶駆動電圧を発生し、上記したように
駆動電圧Ｖ６ 、Ｖｚ ｓＶ３ ＊Ｖ５を？ ／ｌ
／ ｆルり？８に供給し、駆動電圧Ｖ Ｏ＋ Ｖ １
、Ｖ ４ １ Ｖ ５をマルチプレクサ１ｏに供給す
る。このマルチプレクサ１０は、シフトレジスタ９から
のデータに応じて液晶表示パネル１２のコモン電極を駆
動する。
次に上記Ａ／Ｄ変換回路３の詳細について第２図よシ説
明する。第２図において、ｒｌ〜ｒ１６ｉｊ分圧回路２
０における値の等しい抵抗で、直列に接続されている。
明する。第２図において、ｒｌ〜ｒ１６ｉｊ分圧回路２
０における値の等しい抵抗で、直列に接続されている。
上記抵抗ｒ１〜ｒ１５の直列回路に対してはその両端に
基準電源２１がダート（ロ）路Ｊ ２ａ ＊ ２２ ｂ
を介して与えられ、抵抗ｒ２〜ｒ１６の直列回路にはそ
の両端に基準電源２ノがダート回路２３ｍ、２３ｂを介
して与えられる。上記ゲート回路２２＆。
基準電源２１がダート（ロ）路Ｊ ２ａ ＊ ２２ ｂ
を介して与えられ、抵抗ｒ２〜ｒ１６の直列回路にはそ
の両端に基準電源２ノがダート回路２３ｍ、２３ｂを介
して与えられる。上記ゲート回路２２＆。
２２ｂは、上記同期制御回路２からのデータ制御信号Ｅ
によりダート制御され、ダート回路２３ ａ 、 ２’
３ ｂは上記データ制御信号Ｅの反転信号Ｅによりグー
ト制御される。そして、上記抵抗ｒ１〜ｒ１６の各接続
点は、コン２母レータ２４ａ〜２４ｏの一端子に入力さ
れる。また、上記コン・量レータ２４．〜２４０の子端
子には映像増幅回路からのビデオ信号りが入力される。
によりダート制御され、ダート回路２３ ａ 、 ２’
３ ｂは上記データ制御信号Ｅの反転信号Ｅによりグー
ト制御される。そして、上記抵抗ｒ１〜ｒ１６の各接続
点は、コン２母レータ２４ａ〜２４ｏの一端子に入力さ
れる。また、上記コン・量レータ２４．〜２４０の子端
子には映像増幅回路からのビデオ信号りが入力される。
上記コンパレータ２４ａ〜２４．は、基準電源２１の出
力電圧を抵抗ｒ１〜ｒ１６にょシ分圧して得た電圧と上
記映像信号りとを比較し、その比較結果をデコーダ２５
へ出力する。このデコーダ２５は、コンパレータ２４１
〜２４ｏの出力をデコードし、３ビツトのｒ−タＤＢ
。
力電圧を抵抗ｒ１〜ｒ１６にょシ分圧して得た電圧と上
記映像信号りとを比較し、その比較結果をデコーダ２５
へ出力する。このデコーダ２５は、コンパレータ２４１
〜２４ｏの出力をデコードし、３ビツトのｒ−タＤＢ
。
Ｄ２＋ＤＢに変換してセグメント側シフトレジスタ５へ
出力する。しかして、上記データ制御信号Ｅは、第４図
に示すようにタイミング信号φ肛に同期して１”と０”
が交互に反転する信号であり、この信号ＥによってＡ／
Ｄ変換回路３の出力データＤＩ−ｗＤ３を２種の値に変
化させている。すなわち、Ａ／Ｄ変換回路３は、第３図
に示すようにデータ制御信号Ｅが′１”あるいは０＃に
変化することによって分圧回路２０の抵抗ｒ１〜ｒ１５
４るいはｒ２〜ｒ１６の直−９＝ 列回路を選択し、これにょ９コンｔＪ？レータ２４ａ〜
２４ｏのバイアス電圧を変化させて、値の異なる２種デ
ータＤ１〜Ｄ３を出方するようにしている。
出力する。しかして、上記データ制御信号Ｅは、第４図
に示すようにタイミング信号φ肛に同期して１”と０”
が交互に反転する信号であり、この信号ＥによってＡ／
Ｄ変換回路３の出力データＤＩ−ｗＤ３を２種の値に変
化させている。すなわち、Ａ／Ｄ変換回路３は、第３図
に示すようにデータ制御信号Ｅが′１”あるいは０＃に
変化することによって分圧回路２０の抵抗ｒ１〜ｒ１５
４るいはｒ２〜ｒ１６の直−９＝ 列回路を選択し、これにょ９コンｔＪ？レータ２４ａ〜
２４ｏのバイアス電圧を変化させて、値の異なる２種デ
ータＤ１〜Ｄ３を出方するようにしている。
次に上記実施例の動作を説明する。同期制御回路２から
コモン側シフトレジスタ９に送られる信号Ｄｘは、垂直
同期信号に同期して第４図に示すように１パツクプレー
トの期間出方される。
コモン側シフトレジスタ９に送られる信号Ｄｘは、垂直
同期信号に同期して第４図に示すように１パツクプレー
トの期間出方される。
この信号Ｄｘは、同期制御回路２がら１バックプレート
期間毎に出方されるクロック７ によｘ シコモン側シフトレゾスタ９に読込まれるト共に、シフ
トレジスタ９内を順次シフトされる。
期間毎に出方されるクロック７ によｘ シコモン側シフトレゾスタ９に読込まれるト共に、シフ
トレジスタ９内を順次シフトされる。
従って、シフトレジスタ９がらは、第４図に示すように
１パツクプレートの時間幅Ｆを持つ信号ＸＩ、Ｘ２．・
・・が順次出力され、コモン側アナログマルチプレクサ
１０へ送られる。このマルチプレクサ１０は、シフトレ
ジスタ９がらの信号に応じて液晶駆動信号Ｖ＠ ｓ
Ｖｓ ＋ Ｖ４ ＊ｖ１１を液晶表示ノ９ネルＪ２
に供給してコモン電極を駆動する。すなわち、上記信号
Ｘ１はｌパ、クプレート期間＆１、信号Ｘ２は次の１バ
ックプレート期間ａ２、・・・と、各々のコモン電極を
順次選択する。また、上記マルチプレクサ１０は、フレ
ーム信号φｆに同期して液晶駆動信号を反転させる。
１パツクプレートの時間幅Ｆを持つ信号ＸＩ、Ｘ２．・
・・が順次出力され、コモン側アナログマルチプレクサ
１０へ送られる。このマルチプレクサ１０は、シフトレ
ジスタ９がらの信号に応じて液晶駆動信号Ｖ＠ ｓ
Ｖｓ ＋ Ｖ４ ＊ｖ１１を液晶表示ノ９ネルＪ２
に供給してコモン電極を駆動する。すなわち、上記信号
Ｘ１はｌパ、クプレート期間＆１、信号Ｘ２は次の１バ
ックプレート期間ａ２、・・・と、各々のコモン電極を
順次選択する。また、上記マルチプレクサ１０は、フレ
ーム信号φｆに同期して液晶駆動信号を反転させる。
一方、映像増幅回路から送られてくるビデオ信号は、Ａ
／Ｄ変換回路３により第４図に示すように各水平走査期
間ｄｌ＋ｄ２＋・・・においてサンプリングされ、３ビ
ツトのデジタル信号Ｄ１〜Ｄ３に変換される。このＡ／
Ｄ変換回路３は、第３図に示すようにデータ制御信号Ｅ
がｒＥ＝ＯＪの場合と、ｒＥ＝ＩＪの場合とで異なった
ｒ−タＤ１−０３を出力する。上記データ制御信号Ｅは
、第４図に示すようにラッテパルスφｎｙに同期して信
号レベルが反転する。従って、上記データ制御信号Ｅは
、例えば１バックプレート期間の前半すが０＃、後半Ｃ
が′１”に変化する。そして、上記Ａ ／ Ｄ変換回路
３から出力されるｒ−タＤ１〜Ｄ３は、セグメント側シ
フトレノスタ５へ送られる。このシフトレジスタ５は、
同期制御回路２からテッゾイネーブル信号ＣＥが与えら
れた場合に、クロックφｌに同期してＡ ／ Ｄ変換回
路３からのデータＤ！〜Ｄ１を読込む。そして、このシ
フトレジスタ５の全桁にデータが読込まれると、同期制
御回路２からラッチ・ｆルスφｎｙが出力され、シフト
レジスタ５の保持データがラッチ回路６にラッチされて
階調信号作成回路７に送られる。この階調信号作成回路
７は、ラッテ回路６からのデータに応じてクロックφ。
／Ｄ変換回路３により第４図に示すように各水平走査期
間ｄｌ＋ｄ２＋・・・においてサンプリングされ、３ビ
ツトのデジタル信号Ｄ１〜Ｄ３に変換される。このＡ／
Ｄ変換回路３は、第３図に示すようにデータ制御信号Ｅ
がｒＥ＝ＯＪの場合と、ｒＥ＝ＩＪの場合とで異なった
ｒ−タＤ１−０３を出力する。上記データ制御信号Ｅは
、第４図に示すようにラッテパルスφｎｙに同期して信
号レベルが反転する。従って、上記データ制御信号Ｅは
、例えば１バックプレート期間の前半すが０＃、後半Ｃ
が′１”に変化する。そして、上記Ａ ／ Ｄ変換回路
３から出力されるｒ−タＤ１〜Ｄ３は、セグメント側シ
フトレノスタ５へ送られる。このシフトレジスタ５は、
同期制御回路２からテッゾイネーブル信号ＣＥが与えら
れた場合に、クロックφｌに同期してＡ ／ Ｄ変換回
路３からのデータＤ！〜Ｄ１を読込む。そして、このシ
フトレジスタ５の全桁にデータが読込まれると、同期制
御回路２からラッチ・ｆルスφｎｙが出力され、シフト
レジスタ５の保持データがラッチ回路６にラッチされて
階調信号作成回路７に送られる。この階調信号作成回路
７は、ラッテ回路６からのデータに応じてクロックφ。
をカウントして階調信号を作成し、マルチプレクサ８に
出力する。このマルチプレクサ８は、階調信号作成回路
７からの階調信号に応じて液晶駆動信号ｖｏ ｔ ｖ
！＋Ｖ ３ ＋ Ｖ ５を液晶表示パネル１２へ供給
し、セグメント電極を表示駆動する。この場合、マルチ
プレクサ８は、フレーム信号φｆに同期して液晶駆動信
号Ｖ、 ・Ｖ２ｅＶ８ ・ｖ５を反転し１液晶表示
ノ４ネル１２をダイナミック駆動している。
出力する。このマルチプレクサ８は、階調信号作成回路
７からの階調信号に応じて液晶駆動信号ｖｏ ｔ ｖ
！＋Ｖ ３ ＋ Ｖ ５を液晶表示パネル１２へ供給
し、セグメント電極を表示駆動する。この場合、マルチ
プレクサ８は、フレーム信号φｆに同期して液晶駆動信
号Ｖ、 ・Ｖ２ｅＶ８ ・ｖ５を反転し１液晶表示
ノ４ネル１２をダイナミック駆動している。
上記のようにして、Ａ／Ｄ変換回路３から出力されるｒ
−夕に応じて階調信号が作成され、液晶表示パネル１２
が駆動されるが、Ａ／Ｄ変換回路３はデータ制御信号Ｅ
に応じて異なった動作をする。従って、１バツクプレ一
ト期間の前半と後半で全く同じビデオ信号が与えられた
としても、Ａ／Ｄ変換回路３からは１パツクグレ一ト期
間の前半と後半とでは第３図に示すように異なったデー
タを出力する。すなわち、上記Ａ ／ Ｄ変換回路３に
おいては、データ制御信号Ｅにより水平の１走査期間毎
にその出力レベルが切換えられる。すなわち、Ａ／Ｄ変
換回路３は、データ制御信号Ｅが゛０″ルベルの時はダ
ート回路２３ａ、２３ｂのダートが開き、基準電源２１
の出力電圧が分圧回路２０の抵抗ｒ２〜ｒ１６により分
圧され、比較基準電圧としてコンパレータ２４ａ〜２４
ｂに入力される。上記のようにダート回路２３＊、２１
ｂのｆｆ−）が開いた時は、基準電源２１のｐ−レベル
側電圧ＲＬカ直接コン・９レータ２”４ｏに与えられ、
ノ・イレペル側の電圧ＲＨが抵抗ｒ１６を介してコンノ
やレータ２４１Ｌに与えられるので、コンバレータ２４
１Ｌ〜２４０に対する比較基準電圧はローレベル側に切
換えられる。また、データ制御信号Ｅが°１”レベルの
時はダート回路２２１゜２２ｂのダートが開き、基準電
源２ノの出力電圧が分圧回路２０の抵抗ｒ１〜ｒ１５に
より分圧され、比較基準電圧としてコンパレータ２４＆
〜２４ｂに入力される。゛上記のようにテート回路２２
ｍ、２２ｂのダートが開いた時は、基準電源２１のロー
レベル側電圧ＲＬが抵抗ｒ１を介してコンパレータ２４
０に与えられ、ハイレベル側の電圧ＲＭが直接コンパレ
ータ２４ａに与えられるので、コン／母レータ２４１〜
２４ｏに対 □する比較基準電圧はハイレベル側
に切換えられ−る。そして、上記コンパレータ２４ａ〜
２４゜から出力されるビデオ信号と基準電圧この比較結
果がデコーダ２５に送られてデコードされ、Ｄ１〜ＤＩ
として出力される。すなわち、データ制御信号Ｅの信
号レベルに応じてコンパレータ２４ａ〜２４ｂの比較基
準電圧が切換えられるので、デコーダ２５からは第３図
に示すようにデータ制御信号Ｅが′０″の時と′１＃の
時とで異なったデータＤ１〜Ｄ３を出力する。
−夕に応じて階調信号が作成され、液晶表示パネル１２
が駆動されるが、Ａ／Ｄ変換回路３はデータ制御信号Ｅ
に応じて異なった動作をする。従って、１バツクプレ一
ト期間の前半と後半で全く同じビデオ信号が与えられた
としても、Ａ／Ｄ変換回路３からは１パツクグレ一ト期
間の前半と後半とでは第３図に示すように異なったデー
タを出力する。すなわち、上記Ａ ／ Ｄ変換回路３に
おいては、データ制御信号Ｅにより水平の１走査期間毎
にその出力レベルが切換えられる。すなわち、Ａ／Ｄ変
換回路３は、データ制御信号Ｅが゛０″ルベルの時はダ
ート回路２３ａ、２３ｂのダートが開き、基準電源２１
の出力電圧が分圧回路２０の抵抗ｒ２〜ｒ１６により分
圧され、比較基準電圧としてコンパレータ２４ａ〜２４
ｂに入力される。上記のようにダート回路２３＊、２１
ｂのｆｆ−）が開いた時は、基準電源２１のｐ−レベル
側電圧ＲＬカ直接コン・９レータ２”４ｏに与えられ、
ノ・イレペル側の電圧ＲＨが抵抗ｒ１６を介してコンノ
やレータ２４１Ｌに与えられるので、コンバレータ２４
１Ｌ〜２４０に対する比較基準電圧はローレベル側に切
換えられる。また、データ制御信号Ｅが°１”レベルの
時はダート回路２２１゜２２ｂのダートが開き、基準電
源２ノの出力電圧が分圧回路２０の抵抗ｒ１〜ｒ１５に
より分圧され、比較基準電圧としてコンパレータ２４＆
〜２４ｂに入力される。゛上記のようにテート回路２２
ｍ、２２ｂのダートが開いた時は、基準電源２１のロー
レベル側電圧ＲＬが抵抗ｒ１を介してコンパレータ２４
０に与えられ、ハイレベル側の電圧ＲＭが直接コンパレ
ータ２４ａに与えられるので、コン／母レータ２４１〜
２４ｏに対 □する比較基準電圧はハイレベル側
に切換えられ−る。そして、上記コンパレータ２４ａ〜
２４゜から出力されるビデオ信号と基準電圧この比較結
果がデコーダ２５に送られてデコードされ、Ｄ１〜ＤＩ
として出力される。すなわち、データ制御信号Ｅの信
号レベルに応じてコンパレータ２４ａ〜２４ｂの比較基
準電圧が切換えられるので、デコーダ２５からは第３図
に示すようにデータ制御信号Ｅが′０″の時と′１＃の
時とで異なったデータＤ１〜Ｄ３を出力する。
このため階調信号作成回路７においては、第５図に示す
ように１バックプレート期間の前半すと後半Ｃとで異な
った階調信号が作成される。
ように１バックプレート期間の前半すと後半Ｃとで異な
った階調信号が作成される。
上記第５図は「０」〜「１５」の階調信号波形を示した
ものである。一方、液晶表示・９ネル１２においては、
上記１バツクプレートの期間、同じコモン電極が走査さ
れている。従って、階調信号作成回路７において作成さ
れる階調信号は、第５図に示すように１バックプレート
期間の前半すと後半Ｃとを合せて１つの階調レベルが決
定される。上記１バックプレート期間の前半すと後半Ｃ
では、各々の走査線の映像のｒ−タには殆んど変化が無
いと見なせるので、Ａ／Ｄ変換回路３から出力される３
ピツトのデータａｔ−ａｍにより、「０」〜「１５」の
１６種の階調制御を行なうことができる。
ものである。一方、液晶表示・９ネル１２においては、
上記１バツクプレートの期間、同じコモン電極が走査さ
れている。従って、階調信号作成回路７において作成さ
れる階調信号は、第５図に示すように１バックプレート
期間の前半すと後半Ｃとを合せて１つの階調レベルが決
定される。上記１バックプレート期間の前半すと後半Ｃ
では、各々の走査線の映像のｒ−タには殆んど変化が無
いと見なせるので、Ａ／Ｄ変換回路３から出力される３
ピツトのデータａｔ−ａｍにより、「０」〜「１５」の
１６種の階調制御を行なうことができる。
〔発明の第２実施例〕
第１図に示す第１実施例では、同期制御回路２からＡ／
Ｄ変換回路３にデータ制御信号Ｅを与えてデータＤ１〜
Ｄ３を制御するようにしたが、この第２実施例では、第
６図に示すように同期制御回路２から出力されるフレー
ム信号φ１（テレビの１フィールド毎に反転する信号）
をデータ制御信号としてＡ／Ｄ変換回路３に入力し、ま
た、同期制御回路２からラッチ回路６、階調信号作成回
路７、コモン側シフトレジスタ９にタイミング信号φｎ
を与えている。上記タイミング信号φ は、第７図に示
すように水平同期信号に対して１本おきに出力される信
号で、第１図におけるタイきング信号φユに等しい信号
である。また、テラグイネーブル信号ＣＥは、各水平走
査線に対して１本おきに出力され、ビデオ信号を１水平
走査おきに選択する。
Ｄ変換回路３にデータ制御信号Ｅを与えてデータＤ１〜
Ｄ３を制御するようにしたが、この第２実施例では、第
６図に示すように同期制御回路２から出力されるフレー
ム信号φ１（テレビの１フィールド毎に反転する信号）
をデータ制御信号としてＡ／Ｄ変換回路３に入力し、ま
た、同期制御回路２からラッチ回路６、階調信号作成回
路７、コモン側シフトレジスタ９にタイミング信号φｎ
を与えている。上記タイミング信号φ は、第７図に示
すように水平同期信号に対して１本おきに出力される信
号で、第１図におけるタイきング信号φユに等しい信号
である。また、テラグイネーブル信号ＣＥは、各水平走
査線に対して１本おきに出力され、ビデオ信号を１水平
走査おきに選択する。
上記の構成において、Ａ／Ｄ変換回路３は映像増幅回路
から送られてくるビデオ信号を同期制御回路２からのフ
レーム信号φ、に応じて上記第１の実施例と同様にして
３ピツトのデータＤ１〜Ｄ３に変換する。このＡ ／
Ｄ変換回路３から出力されるデータＤ１％Ｄｓは、テラ
グイネーブル信号ＣＥ及びクロックφ１に同期してセグ
メント側シフトレノスタ５に順次読込まれる。
から送られてくるビデオ信号を同期制御回路２からのフ
レーム信号φ、に応じて上記第１の実施例と同様にして
３ピツトのデータＤ１〜Ｄ３に変換する。このＡ ／
Ｄ変換回路３から出力されるデータＤ１％Ｄｓは、テラ
グイネーブル信号ＣＥ及びクロックφ１に同期してセグ
メント側シフトレノスタ５に順次読込まれる。
そして、このシフトレソスタ５に書込まれたデータは、
タイミング信号軸に同期してラッチ回路６にラッチされ
、階調信号作成回路７へ送られる。この階調信号作成回
路１は、ラッチ回路６にラッチされたｒ−夕に対してタ
イミング信号φ 、φ によｐ階調信号を作成し、セグ
メンｎ Ｃ ト側アナログマルチルクサ８．へ出力し、液晶表示パネ
ル１２を表示駆動させる。
タイミング信号軸に同期してラッチ回路６にラッチされ
、階調信号作成回路７へ送られる。この階調信号作成回
路１は、ラッチ回路６にラッチされたｒ−夕に対してタ
イミング信号φ 、φ によｐ階調信号を作成し、セグ
メンｎ Ｃ ト側アナログマルチルクサ８．へ出力し、液晶表示パネ
ル１２を表示駆動させる。
しかして、上記Ａ ／ Ｄ変換回路３においては、フレ
ーム信号φ によｐ１フィールド毎にその出 、カレペ
ルが切換えられる。す、なわち、フレーム（１φ、が″
′０＃レベルの時は一ゲート回路２３ａ。
ーム信号φ によｐ１フィールド毎にその出 、カレペ
ルが切換えられる。す、なわち、フレーム（１φ、が″
′０＃レベルの時は一ゲート回路２３ａ。
２３ｂのダートが開いてコンパ：レータ２４ａ〜２４０
の比較基準電圧がローレベル側に切換えられ、その時の
コンパレータ２４％〜２４ｏの出力がデコーダ２５を介
してデータＤ１〜Ｄｓとして取出され、これが１フィー
ルド間の表示＝１７− に使用される。そして、次の１フィールドにおいてはフ
レーム信号φｆが″１１ｊｌレベルとなシ、ダート回路
２２＊、２２ｂのｒ−トが開いてコンｉやレータ２４％
〜２４ｏの比較基準電圧がハイレベル側に切換えられ、
その時のコンパレータ２４％〜２４ｏの出力がデコーダ
２５を介してデータＤ、％Ｄ、とじて取出され、これが
１フィールド間の表示に使用される。
の比較基準電圧がローレベル側に切換えられ、その時の
コンパレータ２４％〜２４ｏの出力がデコーダ２５を介
してデータＤ１〜Ｄｓとして取出され、これが１フィー
ルド間の表示＝１７− に使用される。そして、次の１フィールドにおいてはフ
レーム信号φｆが″１１ｊｌレベルとなシ、ダート回路
２２＊、２２ｂのｒ−トが開いてコンｉやレータ２４％
〜２４ｏの比較基準電圧がハイレベル側に切換えられ、
その時のコンパレータ２４％〜２４ｏの出力がデコーダ
２５を介してデータＤ、％Ｄ、とじて取出され、これが
１フィールド間の表示に使用される。
□ 上記した隣接する２つのフィールドでは、各各の走
査線のビデオ信号には殆んど変化が無いと見なせるので
、第８図に示すように２つのフィールドＦ、Ｇを１区切
９として濃淡を表出させることによｊｊ）、Ａ／Ｄ変換
回路３から３ピツトの信号Ｄ１〜Ｄ３すなわち８階調の
信号しか出力していなくても約４ビツトすなわち１５階
調の信号を出力していることになる。
査線のビデオ信号には殆んど変化が無いと見なせるので
、第８図に示すように２つのフィールドＦ、Ｇを１区切
９として濃淡を表出させることによｊｊ）、Ａ／Ｄ変換
回路３から３ピツトの信号Ｄ１〜Ｄ３すなわち８階調の
信号しか出力していなくても約４ビツトすなわち１５階
調の信号を出力していることになる。
なお、上記実施例では、ＮＴＢＣ方式のテレビ受像機に
実施した場合について示したが、その他、ＰＡＬ方式、
ＳＥＣＡＭ方式のテレビ受像機においても同様にして実
施し得ることは勿論である。
実施した場合について示したが、その他、ＰＡＬ方式、
ＳＥＣＡＭ方式のテレビ受像機においても同様にして実
施し得ることは勿論である。
以上詳記したように本発明によれば、１フィールド周期
の有効走査線数よりも、走査電極側の本数の方が少ない
小型液晶テレビジョン受像機において、１バックプレー
ト期間の前半と後半とを対にして階調信号を作成し、あ
るいは第１フィールドと第２フィールドとを対にして階
調信号を作成するようにしたので、信号電極側の駆動回
路系の構成ビット数より１ビット分多い場合と同等の階
調表示を行なうことができる。
の有効走査線数よりも、走査電極側の本数の方が少ない
小型液晶テレビジョン受像機において、１バックプレー
ト期間の前半と後半とを対にして階調信号を作成し、あ
るいは第１フィールドと第２フィールドとを対にして階
調信号を作成するようにしたので、信号電極側の駆動回
路系の構成ビット数より１ビット分多い場合と同等の階
調表示を行なうことができる。
このため回路構成が複雑化することなく階調数を増加で
き、また、階調数を増加しない場合には駆動回路を簡易
化することが可能である。例えば４ビツトの階調信号を
３ビツトに減らすと、セグメント側シフトレノスタとラ
ッチ回路が１６０段あるときには３２０ビツトの節約に
な９、きわめて効果が太きいものである。
き、また、階調数を増加しない場合には駆動回路を簡易
化することが可能である。例えば４ビツトの階調信号を
３ビツトに減らすと、セグメント側シフトレノスタとラ
ッチ回路が１６０段あるときには３２０ビツトの節約に
な９、きわめて効果が太きいものである。
第１図ないし第５図は本発明の第１実施例を示すもので
、第１図は回路構成を示すブロック図、第２図は第１図
におけるデータ制御回路の詳細を示す図、＃！３図は上
記データ制御回路における入力データと出力データこの
関係を示す図、第４図は動作を説明するためのタイミン
グチャート、第５図は階調信号波形図、第６図ないし第
８図は本発明の第２実施例を示すもので、第６図は回路
構成を示すブロック図、第７図は動作を説明するための
タイミングチャート、第８図は階調信号波形図である。 １・・・同期分離回路、２・・・同期制御回路、３・・
・Ａ／Ｄ変換回路、５・・・セグメント側シフトレノス
タ、６・・・ラッチ回路、７・・・階調信号作成回路、
８・・・セグメント側アナログマルチプレクサ、９・・
・コモン側シフトレノスタ、１０・・・コモン側アナロ
グマルチルクサ、ノド・・液晶駆動電圧発生回路、１２
・・・液晶表示パネル。 出願人代理人 弁理士 鈴 江 武 彦第２図 ！ 第３図 手続補正書 Ｂａ１ｌ ’ｔ”５カ２２８ 特許庁長官 志 賀 学 殿１、事件の表示 特願昭６０−７５５７．０号 ２、発明の名称 画像表示装置 ３、補正をする箸 事件この関係 特許出願人 （１４４） カシオ計算機株式会社 ４、代゛理人 ７、補正の内容 （１） 願書の標題に「特許法第３８条ただし書の
。 規定による特許出願」を加入する。 （２）願書の１発明の名称」の欄の次に、新たに［特許
請求の範囲に記載された発明の数」の欄を設けるととも
に、発明の数「２」を加入する。 ＝２−
、第１図は回路構成を示すブロック図、第２図は第１図
におけるデータ制御回路の詳細を示す図、＃！３図は上
記データ制御回路における入力データと出力データこの
関係を示す図、第４図は動作を説明するためのタイミン
グチャート、第５図は階調信号波形図、第６図ないし第
８図は本発明の第２実施例を示すもので、第６図は回路
構成を示すブロック図、第７図は動作を説明するための
タイミングチャート、第８図は階調信号波形図である。 １・・・同期分離回路、２・・・同期制御回路、３・・
・Ａ／Ｄ変換回路、５・・・セグメント側シフトレノス
タ、６・・・ラッチ回路、７・・・階調信号作成回路、
８・・・セグメント側アナログマルチプレクサ、９・・
・コモン側シフトレノスタ、１０・・・コモン側アナロ
グマルチルクサ、ノド・・液晶駆動電圧発生回路、１２
・・・液晶表示パネル。 出願人代理人 弁理士 鈴 江 武 彦第２図 ！ 第３図 手続補正書 Ｂａ１ｌ ’ｔ”５カ２２８ 特許庁長官 志 賀 学 殿１、事件の表示 特願昭６０−７５５７．０号 ２、発明の名称 画像表示装置 ３、補正をする箸 事件この関係 特許出願人 （１４４） カシオ計算機株式会社 ４、代゛理人 ７、補正の内容 （１） 願書の標題に「特許法第３８条ただし書の
。 規定による特許出願」を加入する。 （２）願書の１発明の名称」の欄の次に、新たに［特許
請求の範囲に記載された発明の数」の欄を設けるととも
に、発明の数「２」を加入する。 ＝２−
Claims (2)
- （１）フィールド周期の水平の有効走査線数よりも、走
査側電極の本数の方が少ない小型液晶テレビジョン受像
機において、受信同期信号により１バックプレート期間
の前半と後半とで信号レベルの異なるデータ制御信号を
作成する手段と、ビデオ信号をサンプリングし上記デー
タ制御信号に応じて所定ビット数のデジタルデータに変
換するＡ／Ｄ変換回路と、このＡ／Ｄ変換回路の出力信
号により１バックプレート期間の前半と後半とを対とし
て階調信号を作成する手段と、この手段により作成した
階調信号に従って液晶表示部を表示駆動する手段とを具
備したことを特徴とする画像表示装置。 - （２）１フィールド周期の水平有効走査線数よりも、走
査側電極の本数の方が少ない小型液晶テレビジョン受像
機において、受信同期信号により各フレーム毎に信号レ
ベルが反転するフレーム信号を作成する手段と、ビデオ
信号をサンプリングし上記データ制御信号に応じて所定
ビット数のデジタルデータに変換するＡ／Ｄの変換回路
と、このＡ／Ｄ変換回路の出力信号により第１フィール
ドと第２フィールドとを対として階調信号を作成する手
段と、この階調信号に従って液晶表示部を表示駆動する
手段とを具備したことを特徴とする画像表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60075570A JPH0657059B2 (ja) | 1985-04-10 | 1985-04-10 | 画像表示装置 |
| US06/769,002 US4775891A (en) | 1984-08-31 | 1985-08-23 | Image display using liquid crystal display panel |
| GB08521384A GB2164190B (en) | 1984-08-31 | 1985-08-28 | Image display apparatus |
| DE19853531210 DE3531210A1 (de) | 1984-08-31 | 1985-08-31 | Bildanzeigeeinrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60075570A JPH0657059B2 (ja) | 1985-04-10 | 1985-04-10 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61234673A true JPS61234673A (ja) | 1986-10-18 |
| JPH0657059B2 JPH0657059B2 (ja) | 1994-07-27 |
Family
ID=13579969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60075570A Expired - Lifetime JPH0657059B2 (ja) | 1984-08-31 | 1985-04-10 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0657059B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5453922A (en) * | 1977-10-07 | 1979-04-27 | Hitachi Ltd | Luminance modulation system of video display unit |
| JPS5831387A (ja) * | 1981-08-20 | 1983-02-24 | セイコーエプソン株式会社 | 単純マトリクス液晶表示装置 |
-
1985
- 1985-04-10 JP JP60075570A patent/JPH0657059B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5453922A (en) * | 1977-10-07 | 1979-04-27 | Hitachi Ltd | Luminance modulation system of video display unit |
| JPS5831387A (ja) * | 1981-08-20 | 1983-02-24 | セイコーエプソン株式会社 | 単純マトリクス液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0657059B2 (ja) | 1994-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4775891A (en) | Image display using liquid crystal display panel | |
| EP0254805A2 (en) | Method and apparatus for multi-gradation display | |
| JP2616652B2 (ja) | 液晶駆動方法及び液晶表示装置 | |
| JPH06274133A (ja) | 表示装置の駆動回路及び表示装置 | |
| JP3041951B2 (ja) | 液晶駆動方式 | |
| JPH07121143A (ja) | 液晶表示装置及び液晶駆動方法 | |
| KR930005369B1 (ko) | 많은색의 컬러 표시방법 및 장치 | |
| JPH0389393A (ja) | 表示装置の駆動回路 | |
| JP2874187B2 (ja) | 液晶ディスプレイ装置 | |
| JP2854620B2 (ja) | 表示装置の駆動方法 | |
| JPS61234673A (ja) | 画像表示装置 | |
| JP2776090B2 (ja) | 画像表示装置 | |
| JP2806718B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
| JP2835254B2 (ja) | 表示装置の駆動回路 | |
| JP3230405B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JPH08320673A (ja) | 液晶表示装置における階調制御方法 | |
| JP2924842B2 (ja) | 液晶表示装置 | |
| JPH0657058B2 (ja) | 画像表示装置 | |
| JPH0583658A (ja) | 液晶表示装置 | |
| JPH07261714A (ja) | アクティブマトリクス表示素子及びディスプレイシステム | |
| JPH0573001A (ja) | 液晶表示装置の駆動方法 | |
| JP2747326B2 (ja) | 液晶表示装置の駆動回路 | |
| JPH08340505A (ja) | 液晶駆動方法及び液晶表示装置 | |
| JPS58179072A (ja) | 階調信号発生回路 | |
| JPH0725829Y2 (ja) | 液晶駆動装置 |