JPS61234568A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS61234568A JPS61234568A JP7767685A JP7767685A JPS61234568A JP S61234568 A JPS61234568 A JP S61234568A JP 7767685 A JP7767685 A JP 7767685A JP 7767685 A JP7767685 A JP 7767685A JP S61234568 A JPS61234568 A JP S61234568A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- source
- drain
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 15
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 239000003870 refractory metal Substances 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 24
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 150000002739 metals Chemical class 0.000 description 2
- -1 GaAs Chemical class 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電界効果トランジスタに関し、特にペテロ接
合面に形成される２次元電子雲層を、チャネル領域とし
て用いる電界効果トランジスタの改良に係るものである
。
合面に形成される２次元電子雲層を、チャネル領域とし
て用いる電界効果トランジスタの改良に係るものである
。
従来例によるこの種の電界効果トランジスタの構成を第
２図に示しである。すなわち、この第２図において、符
号１は半絶縁性ＧａＡｓ基板、２はこの半絶縁性ＧａＡ
ｓ基板！上に形成されるノンドープＧａＡｓ層（第１の
半導体層）、３はにこのノンドープＧａＡｓ層２上に形
成されるｎ型Ａ皇−ＧａＡｓ層（第２の半導体層）であ
り、これらのノンドープＧａＡｓ層２とｎ型Ａ交−Ｇａ
Ａｓ層３とはへテロ接合を形成していて、その接合面に
２次元電子雲層４が形成されている。また５は前記ｎ型
Ａｎ−ＧａＡｓ層３上に形成されるｎ型ＧａＡｓ層、６
および７はこのｎ型ＧａＡｓ層５上のソース電極および
ドレイン電極、８は前記ｎ型Ａｎ−ＧａＡｓ層３上のゲ
ート電極であって、こ〜では前記２次元電子雲層４がチ
ャネル領域となっている。
２図に示しである。すなわち、この第２図において、符
号１は半絶縁性ＧａＡｓ基板、２はこの半絶縁性ＧａＡ
ｓ基板！上に形成されるノンドープＧａＡｓ層（第１の
半導体層）、３はにこのノンドープＧａＡｓ層２上に形
成されるｎ型Ａ皇−ＧａＡｓ層（第２の半導体層）であ
り、これらのノンドープＧａＡｓ層２とｎ型Ａ交−Ｇａ
Ａｓ層３とはへテロ接合を形成していて、その接合面に
２次元電子雲層４が形成されている。また５は前記ｎ型
Ａｎ−ＧａＡｓ層３上に形成されるｎ型ＧａＡｓ層、６
および７はこのｎ型ＧａＡｓ層５上のソース電極および
ドレイン電極、８は前記ｎ型Ａｎ−ＧａＡｓ層３上のゲ
ート電極であって、こ〜では前記２次元電子雲層４がチ
ャネル領域となっている。
しかしながら、前記従来例による素子構成においては、
２次元電子雲層がこの電界効果トランジスタのチャネル
領域となっているために、同チャネル領域と、ソース電
極およびドレイン電極との間に良好なオーミック接合を
形成することが困難であって、このチャネル領域とソー
ス電極、ドレイン電極間に生ずる接触抵抗により、この
素子の高速性が阻害されるなどの問題点があった。
２次元電子雲層がこの電界効果トランジスタのチャネル
領域となっているために、同チャネル領域と、ソース電
極およびドレイン電極との間に良好なオーミック接合を
形成することが困難であって、このチャネル領域とソー
ス電極、ドレイン電極間に生ずる接触抵抗により、この
素子の高速性が阻害されるなどの問題点があった。
この発明は従来例構成でのこのような欠点を改善しよう
とするもので、２次元電子雲層からなるチャネル領域と
、ソース電極およびドレイン電極との間に、良好なオー
ミック接合を形成し得る電界効果トランジスタの提供を
目的とする。
とするもので、２次元電子雲層からなるチャネル領域と
、ソース電極およびドレイン電極との間に、良好なオー
ミック接合を形成し得る電界効果トランジスタの提供を
目的とする。
前記目的を達成するために、この発明に係る電界効果ト
ランジスタは、ノンドープＧａＡｓ層内にあって、２次
元電子雲層によるチャネル領域の下部に接するように、
ｎ”ＧａＡｓ層からなるソース領域およびドレイン領域
を選択的に形成させたものである・ 〔作 用〕 従って、この発明の場合、ｎ“ＧａＡｓ層からなるソー
ス領域およびドレイン領域は、２次元電子雲層によるチ
ャネル領域の下部に接して形成されるために、このチャ
ネル領域に対して良好にオーミック接合されることにな
り、これらのチャネル領域とソース、ドレイン領域間の
接触抵抗を低減し得るのである。
ランジスタは、ノンドープＧａＡｓ層内にあって、２次
元電子雲層によるチャネル領域の下部に接するように、
ｎ”ＧａＡｓ層からなるソース領域およびドレイン領域
を選択的に形成させたものである・ 〔作 用〕 従って、この発明の場合、ｎ“ＧａＡｓ層からなるソー
ス領域およびドレイン領域は、２次元電子雲層によるチ
ャネル領域の下部に接して形成されるために、このチャ
ネル領域に対して良好にオーミック接合されることにな
り、これらのチャネル領域とソース、ドレイン領域間の
接触抵抗を低減し得るのである。
以下、この発明に係る電界効果トランジスタの一実施例
につき、第１図を参照して詳細に説明する。
につき、第１図を参照して詳細に説明する。
第１図はこの実施例を適用した電界効果トランジスタの
概要構成を示す断面図であり、この第１図実施例におい
て、前記第２図従来例と同一符号は同一または相当部分
を示している。
概要構成を示す断面図であり、この第１図実施例におい
て、前記第２図従来例と同一符号は同一または相当部分
を示している。
この実施例においては、前記２次元電子雲層４によるチ
ャネル領域の下部に接するようにして、前記ノンドープ
ＧａＡｓ層２にそれぞれ高濃度不純物層、こ−ではｎ“
ＧａＡｓ層からなるソース領域８およびドレイン領域１
０を選択的に形成させ、かつこれらのソース領域８およ
びドレイン領域ｌＯに、前記各層３，４．５を通してソ
ース電極６およびドレイン電極７を接続させたものであ
る。
ャネル領域の下部に接するようにして、前記ノンドープ
ＧａＡｓ層２にそれぞれ高濃度不純物層、こ−ではｎ“
ＧａＡｓ層からなるソース領域８およびドレイン領域１
０を選択的に形成させ、かつこれらのソース領域８およ
びドレイン領域ｌＯに、前記各層３，４．５を通してソ
ース電極６およびドレイン電極７を接続させたものであ
る。
従って、この実施例構成では、ノンドープＧａＡｓ層２
内にあって、２次元電子雲層４によるチャネル領域の下
部に接するように、ｎゝＧａＡｓ層からなるソース領域
９およびドレイン領域ｌＯを形成させであるため、これ
らのソース、ドレインの各領域９゜１０が、２次元電子
雲層４によるチャネル領域に対し良好にオーミック接合
されて、その相互間の接触抵抗を効果的に低減し得るの
である。
内にあって、２次元電子雲層４によるチャネル領域の下
部に接するように、ｎゝＧａＡｓ層からなるソース領域
９およびドレイン領域ｌＯを形成させであるため、これ
らのソース、ドレインの各領域９゜１０が、２次元電子
雲層４によるチャネル領域に対し良好にオーミック接合
されて、その相互間の接触抵抗を効果的に低減し得るの
である。
なお、前記実施例構成において、ゲート電極の金属とし
ては、通常の半導体素子でのように、ＡｕあるいはＡ文
を用いてよいことは勿論であるが、その他にもＴｉ、Ｗ
Ｊｏなどの高融点金属、あるいはそのシリサイド、もし
くは必要に応じて金属以外のＧａＡｓ 、Ａ ｌ −Ｇ
ａＡｓなどの半導体薄膜などをも用いることができる。
ては、通常の半導体素子でのように、ＡｕあるいはＡ文
を用いてよいことは勿論であるが、その他にもＴｉ、Ｗ
Ｊｏなどの高融点金属、あるいはそのシリサイド、もし
くは必要に応じて金属以外のＧａＡｓ 、Ａ ｌ −Ｇ
ａＡｓなどの半導体薄膜などをも用いることができる。
なおまた、前記ｎ型ＡＪＬ −ＧａＡｓ層３上のｎ型Ｇ
ａＡｓ層５は省略してもよい。
ａＡｓ層５は省略してもよい。
以上詳述したようにこの発明によれば、ノンドープＧａ
Ａｓ層（第１の半導体層）とｎ型Ａｎ −ＧａＡｓ層
（第２の半導体層）との間に、２次元電子雲層によるチ
ャネル領域を形成した構成にあって、チャネル領域の下
部に接するようにして、ノンドープＧａＡｓ層内にｎゝ
ＧａＡｓ層（高濃度不純物層）からなるソース領域およ
びドレイン領域を形成させたから、これらのソース領域
とチャネル領域、およびドレイン領域とチャネル領域間
が、それぞれに良好にオーミック接合されることになり
、これら相互間の接触抵抗を可及的に減少できて、この
種の電界効果トランジスタの特性、特に高速性を格段に
向上させ得るものである。
Ａｓ層（第１の半導体層）とｎ型Ａｎ −ＧａＡｓ層
（第２の半導体層）との間に、２次元電子雲層によるチ
ャネル領域を形成した構成にあって、チャネル領域の下
部に接するようにして、ノンドープＧａＡｓ層内にｎゝ
ＧａＡｓ層（高濃度不純物層）からなるソース領域およ
びドレイン領域を形成させたから、これらのソース領域
とチャネル領域、およびドレイン領域とチャネル領域間
が、それぞれに良好にオーミック接合されることになり
、これら相互間の接触抵抗を可及的に減少できて、この
種の電界効果トランジスタの特性、特に高速性を格段に
向上させ得るものである。
第１図はこの発明に係る電界効果トランジスタの一実施
例による概要構成を示す断面図であり、また第２図は同
上従来例による電界効果トランジスタの概要構成を示す
断面図である。 １・・・・半絶縁性のＧａＡｓ基板、２・・・・ノンド
ープＧａＡｓ層（第１半導体層） 、 ３−−−− ｎ
型ＡｊＬ −ＧａＡｓ層（第２半導体層）、４・・・・
２次元電子雲層、５・・・・ｎ型ＧａＡｓ層、６．７・
・・・ソース電極、ドレイン電極（高濃度不純物層）、
８・・・・ゲート電極、９・・・・ソース領域、１ｆ７
・・・・ドレイン領域。 代理人 大 岩 増 雄 １１１図 １ｇ２図
例による概要構成を示す断面図であり、また第２図は同
上従来例による電界効果トランジスタの概要構成を示す
断面図である。 １・・・・半絶縁性のＧａＡｓ基板、２・・・・ノンド
ープＧａＡｓ層（第１半導体層） 、 ３−−−− ｎ
型ＡｊＬ −ＧａＡｓ層（第２半導体層）、４・・・・
２次元電子雲層、５・・・・ｎ型ＧａＡｓ層、６．７・
・・・ソース電極、ドレイン電極（高濃度不純物層）、
８・・・・ゲート電極、９・・・・ソース領域、１ｆ７
・・・・ドレイン領域。 代理人 大 岩 増 雄 １１１図 １ｇ２図
Claims (4)
- （１）少なくとも、基板上に形成された第１の半導体層
、およびこの第１の半導体層上に形成された第２の半導
体層と、この第２の半導体層上に形成されたゲート電極
と、前記第１、第２の各半導体層の接合面に形成される
２次元電子雲層によるチャネル領域と、このチャネル領
域の下部に接して、前記第１の半導体層内に選択的に形
成された高濃度不純物領域によるソース領域、およびド
レイン領域とを備えたことを特徴とする電界効果トラン
ジスタ。 - （２）ゲート電極が高融点金属である特許請求の範囲第
１項記載の電界効果トランジスタ。 - （３）ゲート電極が高融点金属のシリサイドである特許
請求の範囲第１項記載の電界効果トランジスタ。 - （４）ゲート電極が半導体である特許請求の範囲第１項
記載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7767685A JPS61234568A (ja) | 1985-04-10 | 1985-04-10 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7767685A JPS61234568A (ja) | 1985-04-10 | 1985-04-10 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61234568A true JPS61234568A (ja) | 1986-10-18 |
Family
ID=13640484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7767685A Pending JPS61234568A (ja) | 1985-04-10 | 1985-04-10 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61234568A (ja) |
-
1985
- 1985-04-10 JP JP7767685A patent/JPS61234568A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850000807A (ko) | 전계효과 트랜지스터 구성 방법 | |
| JPS5874084A (ja) | 半導体装置 | |
| JPS6159666B2 (ja) | ||
| JPS61234568A (ja) | 電界効果トランジスタ | |
| JPS61234570A (ja) | 電界効果トランジスタ | |
| JPS61234569A (ja) | 電界効果トランジスタ | |
| JPS58147158A (ja) | 化合物半導体電界効果トランジスタ | |
| JPS63302535A (ja) | ガリウム砒素集積回路 | |
| JPS61234571A (ja) | 電界効果トランジスタ | |
| JPS62291181A (ja) | 電界効果型半導体装置 | |
| JPS6027172A (ja) | 電界効果トランジスタ装置 | |
| KR930017200A (ko) | 접합전계효과 트랜지스터 및 그 제조방법 | |
| JPH0524662B2 (ja) | ||
| JPS625670A (ja) | 電界効果型トランジスタ | |
| JPH01207979A (ja) | 化合物半導体装置 | |
| JPH022637A (ja) | 電界効果トランジスタ | |
| JPH04370978A (ja) | 量子効果型電界効果トランジスタ | |
| JPH01220865A (ja) | 化合物半導体装置 | |
| JPS6355976A (ja) | 電界効果半導体装置 | |
| JPH02135742A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH0372636A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPS6367787A (ja) | 電界効果トランジスタ | |
| JPH04313270A (ja) | 金属絶縁物半導体電界効果トランジスタ | |
| JPS6365676A (ja) | 電界効果トランジスタ | |
| JPS62104079A (ja) | 縦型電界効果トランジスタ |