JPS61234082A - 太陽電池のアレイを製造する方法 - Google Patents

太陽電池のアレイを製造する方法

Info

Publication number
JPS61234082A
JPS61234082A JP61019166A JP1916686A JPS61234082A JP S61234082 A JPS61234082 A JP S61234082A JP 61019166 A JP61019166 A JP 61019166A JP 1916686 A JP1916686 A JP 1916686A JP S61234082 A JPS61234082 A JP S61234082A
Authority
JP
Japan
Prior art keywords
islands
coating
substrate
semiconductor material
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61019166A
Other languages
English (en)
Other versions
JP2690007B2 (ja
Inventor
ジヨウジフ・ジエイ・ハナク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sovonics Solar Systems
Original Assignee
Sovonics Solar Systems
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sovonics Solar Systems filed Critical Sovonics Solar Systems
Publication of JPS61234082A publication Critical patent/JPS61234082A/ja
Application granted granted Critical
Publication of JP2690007B2 publication Critical patent/JP2690007B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/206—Particular processes or apparatus for continuous treatment of the devices, e.g. roll-to roll processes, multi-chamber deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03921—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0465—PV modules composed of a plurality of thin film solar cells deposited on the same substrate comprising particular structures for the electrical interconnection of adjacent PV cells in the module
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、太陽光を電気エネルギに直接変換する光電池
のような相互に連絡した半導体デバイスのアレー（アレ
イ）に係る。大面積太陽電池アレーがガラス及び比較的
厚い金ｔｉｌ！板上に形成し得ることは知られている。
例えば、この種のアレーは堆積のためほどかれ、堆積後
再び巻かれ得る金属帯月のコイル上にアモルファス・シ
リコン合金を堆積させることによって形成してもよい。
アモルファス太陽電池連続！ＦＪ造システムについては
米国特許第４，４１０，５５８号を、太ｗＡ電池及びそ
の製造方法については第４．４１９．５３０．Ｑを、電
気的に相互連絡する大面積光電池及びこの光電池の製造
方法については第４．４４３．６５２号を、及びタンデ
ム形アモルファス光電池を連続的に製造する方法につい
ては第４，４８５．１２５号を参照すること。アモルフ
ァス・シリコンは電鋳技術によって製造されるニッケル
薄膜上に堆積することができることも周知である。電気
メツキ基板については米国特許第４．５３０．７３９号
を参照のこと。アモルファス・シリコンは厚さ１５マイ
クロメータの狭いプラスチックシート上にグロー放電に
よりデポジットしてもよく、このシートは低圧堆積チャ
ンバを介して連続引抜き加工されたものであることも報
告されている。米国特許第４．３４１　、５８８号参照
のこと。
比較的大面積の光反応性堆積半導体材料から小面積光電
池の電気的相互連絡アレーを形成する種々の方法が知ら
れている。例えば、米国特許第４．５１４，５７９号で
は、本出願人は行（ｒｏｗｓ　＞が電気的に並列接続さ
れた光電池を直列接続した「チェッカー盤」アレーを開
示した。他にもカウッシュ（Ｋ　ａｕｓｃｈｅ）　、他
によって米国特許第４，２４５，３８６号で直列接続ア
レーが開示されている。
伝統的に、光電池は、電気的に伝導性であるか又は絶縁
性であり得る基板上に製造されてきた。
きまって、基板は光電池又は光電池アレーの最も厚い素
子であって、光電池又はアレーのほとんどの重量を占め
る。例えば地球外の又はある種の消費者の需要として重
量が重要かつ決定的因子となる適用法においては、光電
池アレーの重量を最小化する。即ち基板の重さを最小化
するのが望ましい。特に軽量の相互連絡デバイス・アレ
ーを、もし基板が従来法から外れて薄くつくられるか、
あるいは従来の基板が完全に除去されるかしたならば、
実現することができるであろう。但し非常に薄い基板を
使用するか、あるいは従来の基板を全く使用しないかす
れば、その結果として半導体材料を大面積で加工し、こ
れを相互連絡アレーに形成することが本質的に困難にな
る。
本発明では、非従来式に薄い基板をもつか、又は従来形
基板をもたない光電池アレーを製造する問題は解決され
ている。この種のアレーを製造するための種々の代りの
方法が開発されている。本発明アレーはたわみ性（可撓
性）で軽量であるため、比較的小さな体積にロールされ
貯蔵されることができる。本発明光電池アレーの重量は
小であるから、比出力、即ち重量で割った出力は非常に
大きく、測定性能のための最適因子を提供する。
さらに本発明によれば、従来形基板を完全に取除くこと
によって光電池アレーの比出力を最大化することも可能
である。
本方法で形成されたアレーは、非従来的に薄い基板だけ
を含むか、あるいは基板を含まないから軽量であり、さ
らに好ましくは数百乃至２〜３００ナノメートルの半導
体材料しか含まない。この半導体材料がアモルファス合
金であれば、装置はきわめてたわみ性が高くなり、くり
返し小径の管状に巻いて保存したり、破損なしに巻解い
て使用したりすることができる。・ 本発明では、基板は半導体材料の層を受取るために使用
される。基板は従来形とは違って薄いか又は、好ましく
は化学エツチングによって非従来式に薄くつくられた従
来式に厚い基板であってもよい。いくつかの具体例では
、従来的な基板は、非従来式の極端に薄い基板を残して
好ましくは化学的エツチングによって完全に除去されて
もよい。
基板が完全に除去されないと、好ましくは光学的に反射
性の伝導層は例えば光電池のような電気的に相互連絡す
る電子デバイスのためのアイランドを形成する。基板が
完全に取除かれると、好ましくは光学的に反射性の伝導
層は、アレーを形成するデバイスを電気的に相互連絡す
るための非従来形基板としてはたらくアイランドを形成
する。半導体材料はデバイスを形成してこれらを相互連
絡する工程の１部としてアイランドを形成することがで
きる。
ここで使われている通り、「アイランド」という訝は、
島を構成する分離した材料の単位を意味する。つまり、
半導体材料の連続シート即ち基板が複数個のアイランド
に形成される時は、半導体又は基板のいくらかは通常は
シートの長さ及び幅に対して垂直方向に完全に取除かれ
て、下側の隣にある別の種類の材料を露出させる。例え
ば半導体材料のアイランドの形成はこれらのアイランド
の間の領域内の基板を露出させる。
半導体はアモルファス・シリコン又はゲルマニウム合金
であることが好ましいが、但し必ずというわけではない
。これらの合金は広い面積をおおう非常に薄い連続層又
はシートの中に容易に堆積することができる。さらに、
これらの層は管理された方法でドープされることができ
、単−又は多重ｐ−ｎ及びｐ−１−ｎ構造がこれらの層
内に形成されることができる。また、１０マイクロメー
トル以下の厚さの電鋳ニッケルシート上にアモルファス
シリコン構造を堆積する方法も知られている。
これらの技術は上記の米国特許に開示されている。
アモルファス半導体合金の薄膜は無視し得ない破損なし
にたわめられることができる。これらの特性はすべて本
発明デバイスの軽量でたわみ性のアレーを製造する助け
となる。
金ｊ［基板と半導体材料の連続シートは、図面に示した
多数の発明方法によって相互連絡デバイスのアレーに形
成されてもよい。これらの図のすべては概略的なもので
、実物に対して一定の比率で描かれてはいない。実際に
は、半導体材料、導電性コーティング、背面反射層はい
ずれも数十及び数百ナノメートル厚さであり、基板のほ
うは幾万ナノメートルの厚さである。図は下側の隣の屑
に垂直な側壁をもつ種々の層のアイランドの形成を説明
している。当業者が理解される通り、アイランドが化学
的エツチングで形成される時、側壁は下側の隣にある層
に関して非垂直の傾斜を形成する。
第１図では、６つ続きの加工工程が装置の断面図によっ
て示されており、この装置は結晶性シリコンに等しい性
能を与えるため、水素及び／又はフッ素のような欠陥補
償成分を含む半導体材料、好ましくはアモルファス・シ
リコン合金を含んでいる。第１Δ図に示す通り、装置は
非従来的に薄い電気的に伝導性の基板１、好ましくはス
テンレス・スチールのような金属を含んでいる。この具
体例では、基板は５０マイクロメートル以下のような非
従来的な厚さである。基板は１０マイクロメート以下の
電鋳ニッケルシートであってもよい。半導体の層３は基
板１上に堆積される。第１Ｂ図に示す通り、またここに
示すすべての方法及び装置に適用し得る通り、半導体３
は一連の層３ａ、３ｂ。
・・・・・・３ｙ、３ｚを含むことができ、基板１は基
板と半導体の中間１ｉ１ａを支えてもよい。例えば１３
ａ、３ｂ。
ｅｔｃ、は、１又はそれ以上のｎ−ｐ、　ｐ−ｎ、　ｐ
　−１−ｎ又はｎ−１−ｐ接合構造を形成する異なる伝
導形式であってもよく、あるいはｐ−ｐ十及びｎ−ｎ＋
接合はオーミック接点として用いられてもよい。接合部
は通常は基板１の反対側に配置される。中間１１ａは電
気的に伝導性か又は絶縁性の材料であることができよう
。製造すべきデバイスが光電池であれば、ＷＪｌａは電
池の性能を向上させる光学反射性の材料であることが望
ましく、ここに開示した２つの本発明具体例に関連して
説明した通り、下側の絶縁材料を含んでもよい。
第１Ａ図に示す通り、電気的に伝導性のコーティング５
が電気的接点の形成を助けるため、半導体３の基板と反
対剥土に堆積される。本発明にもとづいて製造されるデ
バイスが光電池であれば、伝導性コーティング５は、可
視光線のような電磁放射に透過性でなければならず、イ
ンジウム・スズ酸化物、アンチモン・スズ酸化物又はカ
ドミウムφスズ酸化物のような伝導性酸化物であっても
よい。
図示の方法では、伝導性コーティング及び半導体は、こ
れらの部分を塞板１まで除去することによって広がりの
等しい複数個のアイランド７に形成される。つまり、本
具体例では、各アイランド内の半導体は直接下側にあり
、各アイランドの伝導材料と同じ寸法をもつ。アイラン
ド形成は、感光マスク処理優に化学エッチ又はレーザあ
るいは水ジェツトによるスクライビング処理を行うとい
う様な公知技術よって完成してもよい。
次に、第１Ｄ図に示す通り、各アイランド７は基板１に
電気的に接続している。この例では、好ましくは金属の
ような伝導性の高い材料である導電材料９は隣接アイラ
ンド間に少なくとも１部分と各アイランド７の側面に沿
って、さらに隣接アイランド間に配置された基板１の部
分と接触して堆積される。薄膜３及び５の比較的高い側
面抵抗のために、アイランド７の側面に沿った電気的接
続は各アイランドで形成されるデバイスの性能に不利に
はたらくことはない。導電材料９は、ペーストをスクリ
ーンプリントするとか、装置上に蒸発金属を従来形のマ
スキング技術を用いて凝結するとかの公知の方法によっ
て堆積させてもよい。
第１Ｄ図〜第１Ｇ図に示した導電材料９はアイランド７
の露出面のほとんどをかくして示しであるが、実際は材
料９は図に断面で示す指状部として形成される。結果と
して、指状部はコーティング５の頂上面の僅かな部分だ
けをかくしている。
次に保護絶縁カプセル１１が基板１の反対側に貼付され
る。カプセルは、例えば公知技術によって堆積させた二
酸化シリコン、窒化シリコン又は炭化ケイ素、あるいは
ポリマー膜のようなガラス様材料であってもよい。この
種の膜は、装置に熱的に接着又は粘着させてすべての空
間をみたすポリエステル、ポリウレタン、フルオロカー
ボン、ポリイミド及びエチレンビニルアセテート（ＥＶ
Ａ）を含む。この工程でこの点にカプセルを付着して、
その後の加工工程のためにたわみ性装置が最大の機械的
強度を備えるようにするのが有効である。
アレー内のデバイスが太ＩＩ電池であれば、カプセルは
ある種のガラス及びポリマー性カプセル化材料のように
光伝導性でなければならない。
相互連絡を完成するため、基板１のアイランド１３が形
成される。光電池間に望みの電気接続をつくるため、ア
イランド１３１１！Ｉの領域が半導体材料３のアイラン
ド７の下側に位置するのが重要である。
基板アイランドは例えばマスキング及び化学エッチのよ
うな従来技術によって形成される。
第１図を検討して解る通り、個々のデバイスは先に説明
した工程の結果として電気的に直列接続される。第１図
にはアレーの端面だけを示しているが、図示のような複
数個のデバイスの直列接続列は直列−並列アレーを形成
するべく並列に接続し得ることが理解されよう。光電池
の場合は、直列−並列接続が望みの電圧と電流出力を得
るために選定され、本出願人による米国特許第４．５１
４，５７９号に開示した通り、個々の電池の欠陥は多く
が許容される。
最後に、第１Ｇ図に示す通り、カプセル１５が装置の基
板側に付着される。カプセルはガラス質の材れか、ＥＶ
Ａのようなポリマーであればよいが、透明である必要は
ない。勿論、２つの基板アイランドのそれぞれの直列接
続列の両端に有効アレーを形成するため電気結線を付着
する必要がある。
これらの結線は従来形の手段によって付着してもよい。
相互連絡アレーは形成するもう１つの方法を第２図の第
２Ａ図〜第２Ｆ図の６図に分けて示す。
出発材料は第１Ａ図と同じものが使用されている。
第２Ａ図では、非従来形の薄い伝導性基板２１が、基板
２１と反対の数多くの接合形を含むアモルファス・シリ
コン合金であり得る半導体材料２３を支える。透明な酸
化物であり得る導電コーティング２５は第２Ｂ図に示す
通り半導体２３上に堆積させる。
複数個の指状部２７をもつ金属格子は、例えば蒸気から
金属を凝結させ、望みの指状寸法を得るために必要な従
来式のマスク及びエツチング用試薬を用いて、コーティ
ング２５上に堆積させる。
コーティング２５のアイランド２９は格子２７の下側に
形成される。アイランド２９は指状部２７の幅を越えて
突出するのが好ましい（第２図に示していない）。各格
子指状部２７はコーティング２５及び半導体２３を介し
て基板２１に電気的に接続される。電気接続は、コーテ
ィング２５及び半導体２３を介して各指状部２７から基
板２１に至る伝導性の高い通路３１を「焼成コすること
によって形成される。通路３１は、スポット溶接の方法
で比較的大量の局所電流をこの通路に通すことによって
形成してもよい。また、エネルギ密度の高いレーザ光線
を各指状部２７に向けて、第２Ｄ図に概略的に示した伝
導性の高い通路３１を１つずつ形成する。
第１図に関してすでに説明した通り、カプセル３３は構
造前面の基板２１と反対側に付着させる第２Ｅ図参照。
その後、基板２１のアイランド３５は、アイランド２９
と一列に並べられるよりむしろアイランド２９の下側に
配置されるアイランド３５間の領域によって形成される
。アイランド３５は従来式のマスキング及びエツチング
技術によって形成してもよい。最後に、第１図の構造と
同様に、背面カプセル３７を構造の基板側に付着する。
カプセル化の前に、電気接点を、２個の基板アイランド
３５の直列接続デバイスの端部に接着する。
上記の方法は軽−かつたわみ性の相互連絡装置アレーを
製造するものであるが、時には基板の加工中に初めに付
着したカプセルにしわが寄ることがある。このしわ寄り
は、加工工程の順序をいくつか入れかえることによって
避けることができる。
この種の本発明方法の２つを第３図と第４図に示す。
第３図を参照すれば、先例と同様の出発構造である。非
従来形の薄い伝導性基板４１は１又はそれ以上異なる導
電形式の接合をもつアモルファスシリコン合金であるこ
とが望ましい半導体層４３をその上に堆積させている。
半導体４３上に堆積させた電気的に伝導性のコーティン
グ４５は透明な導電酸化物であってもよい。次に装置は
、例えばレーザスクライビング、水噴射スクライビング
又は従来式のマスキング及びエツチングによってアイラ
ンド４７を形成するべく加工されるが、個々のアイラン
ドは半導体材料の同−広がりのアイランド４３と上側の
伝導コーティング４５を含んでいる。カプセル付４に先
立ってできるだけ数多くの加工工程を実施するため、基
板４１のアイランドの位置は第３Ｃ図に示す通り基板上
にマスク４９を堆積させることによって決定される。マ
スクは従来形の方法、例えば良く知られたホトレジスト
マスクを用いて基板アイランドのパターンを形成するた
めに付着させる。第３Ｃ図に示す通り、マスク４９は、
基板アイランド間のスペースがアイランド４７の下側に
配置されるようにしてこれらのアイランドを位置決めす
る。
第３Ｄ図では、アイランド４７の間及び各アイランド４
１の上面上に基板４１と電気的に接触する金属５１を堆
積させる工程を示す。これは第１Ｄ図と同じ工程で、金
属蒸気を凝結させるか又はスクリーンプリンティングに
よって完成してもよい。次に、　　ガラス質材料又はポ
リマーのようなカプセル５３を、第１Ｅ図及び第１Ｇ図
に関して説明した通り、アイランド４７を支える側に付
着させる。ポリマーカプセルは加熱又は接着剤によって
付着してもよい。
基板４１のアイランド５５は基板を化学的にエッチする
ことによって形成される。カプセル付けに先立ってマス
ク４９を付着することによって、カプセル５３はマスク
を加工するのに用いた熱に触れることはなく、従ってし
わが寄ることはない。しわが寄るのを防ぐことは、平坦
なアレーを製造し、正確なマスク付着を得るために重要
である。マスク４９はまた、エツチング優に、マスクを
取除くのに用いた溶剤にカプセル５３が触れるのを防ぐ
ため、そのままの位置に残しておいてもよい。電気接点
５７及び５９はもし必要があればマスク４９を介してア
イランド５５の列の両端に付着してもよい最後に、ガラ
ス質又はポリマーのカプセル６１をカプセル５３と同様
に装置の基板側に付着する。第３Ｅ図に示す通り、カプ
セル５３は２つの部分で構成してもよい。ボッティング
化合物を、シートカプセルを付着する前に装置の半導体
側に付着してもよい。このボッティング化合物はアイラ
ンド４７の間の領域内に流れ込み、すき間を取除く。す
き間は基板アイランド５５＠にも潜在的に存在している
から、カプセル６１を付着する前に装置の基板側にボッ
ティング化合物を付着するのも好ましいであろう。
カプセルがマスキングに関連して熱加工や溶剤にさらさ
れたりしない本発明の別の具体例を第４図に示す。ここ
では、第４Ａ図に示す出発材料は、導電コーティングが
まだ付着されていないことを除けば先の具体例と同じで
ある。
基板８１は半導体８３を堆積しており、これはアモルフ
ァスシリコン合金であってもよく、また基板８１の反対
側に配置された１又はそれ以上の電気接合部を含んでも
よい。半導体８３はレーザ又は噴射水によるスクライビ
ングあるいは従来形のマスキング及びエツチング技術に
よってアイランド８５に分割される。次に導電性コーテ
ィング８１を半導体アイランド８５の上及び圀に、アイ
ランド８５間の領域内の基板８１とアイランド８５とに
電気的及び機械的接触状態を保つようにして堆積される
。この方法で、各アイランド８５の上面は基板８１と電
気的にに接続する。しかし、アイランド８５は、薄い半
導体１Ｂ３は横抵抗が高いため、短絡はされない。コー
ティング８１は、例えばインジウム・スズ酸化物又は先
に述べたその他の酸化物のいずれかのような透明導電性
酸化物であってもよい。
第４Ｄ図に概略的に示す通り、コーティング８７は各ア
イランド８５に直接かぶさるコーティング材料８７をあ
る程度除去することによってアイランド８９に形成され
る。その後、マスク９１を、後工程で基板アイランドを
形成するため基板８１に付着させ、このマスクは必要に
応じて焼成される。従来形の光導電材料をマスク９１と
して用いてもよい。第４Ｅ図に示す通り、マスク９１内
の闇にはアイランド８５の下側に並べられて、少なくと
もアレイ内のデバイスのいくつかの間に直列電気接続が
形成されることになる。
マスキング工程が完了すると、カプセル９３を構造の導
電コーティングの側に付着する。カプセル８３は、ガラ
ス質又はポリマーの保１１Ｊが後に続く構造に直接に付
着されるボッティング化合物を含んでもよいし、あるい
はこのガラス質又はポリマー膜は装置に直接付着させて
もよい。
その後、基板８１をマスク９１を介してエッチして基板
８１のアイランド９５を形成する。アイランド９５間の
スペースは半導体アイランド８５の下側にあり、また導
電アイランド８９間のスペースは半導体アイランド８５
の上側にあるから、デバイスは直列に接続される。電気
接点９７及び９９は基板アイランド９５の列の末端に取
付けられる。最後に、カプセル１０１を基板８１に付着
する。再び、マスク９１はカプセルが何らかの溶剤にさ
らされるのを防ぐためそのままの位置に残されてもよい
。但し電気接点９７及び９９はマスクにもぐって基板８
１に達していることを条件とする。カプセル１０１はガ
ラス質材料又はポリマーであってもよく、基板８１と直
接接触状態ボッティング化合物を含んでもよい。
本発明の具体例はまだ他にもある。半導体膜のエツチン
グを避けたほうがよい場合もいくつかある。その理由は
、この工程は金属基板をｒＩＩＡ食する恐れのある腐食
性液体又は半液体の使用を要求するからである。半導体
のエツチングを除いた本発明工程を第５図に示す。
第５Ａ図では、導電性の、好ましくは金属の、非従来的
に薄い通常の出発材料の基板１２１に半導体層１２３が
載った状態を示す。先の例と同様に、半導体１２３はア
モルファスシリコン合金であってもよく、更に基板１２
１と反対側に配置された１又はそれ以上の接合部を含ん
でもよい。導電コーティング１２５は半導体１２３上に
配置され、例えばインジウム・スズ酸化物のような透明
の導電性材料であってもよい。第５Ｂ図に見られる如く
、マスクは装置の両側に付着する。これらは従来形の光
導電材料のマスクであってもよい。コーティング１２５
上のマスクはアイランド１２７を形成するべくパターン
化される。基板１２１上のマスクはもう１組のアイラン
ド１２９を形成する。再び、基板マスクアイランド１２
９間のスペースは、望みの直列電気接続が最終製品中で
作りあげられるようにマスクアイランド１２７の下側に
配置される。
次に透明コーティング１２５をやわらかいエッチにより
マスクアイランド１２γを介してエッチする。
例えば、ヨウ化水素溶液をインジウム・スズ酸化物を除
去してコーティングアイランド１３１を形成するために
使用することができる。チャネル１３３が、半導体１２
３、基板１２１及びマスクアイランド１２９を通って各
コーティングアイランド１３１に隣接して形成される。
チャネル１３３は針のような鋭い道具でパンチしてもよ
いが、これは層の厚さによるものである。コーティング
と半導体層の総厚みは数百ナノメートルを超えないこと
は決まっており、基板が厚さおよそ１００マイクロメー
トル以下であることも決っている。
チャネル１３３は例えば眼精のような導電材料で、例え
ばスクリーン・プリンティングのような適当な方法によ
って満たされる。この糊はチャネル１３３に押込まれ、
コーティングアイランド１３１の頂面と側面に接触し、
基板マスクアイランド１２９から突出して、装置の基板
側に盛上がった接点１３７を形成するべくパターン化さ
れる。
カプセル１３９は、アイランド１３１を直接接触するボ
ッティング化合物を含んでもよく、装置の半導体側に付
着する。カプセル１３９はガラス質又はポリマー膜であ
ってもよく、更に相互連絡半導体デバイスアレーが光電
池を含む場合は、光透過性でなければならない。カプセ
ルによって保護された装置の片側では、基板１２１は基
板アイランド１４１を形成し、アレーの直列電気接続を
完成するため、マスクアイランド１２９間をエッチ処理
する。
電気接点１４３及び１４５は反対側の端の基板アイラン
ド１２９に取付ける。最後に、装置の基板側はすでに説
明した種々の代替部材から成り、前記方法により基板に
付着させたカプセル１４７をもつ。
第５図に関して説明した方法から得られる装置の平面図
を第６図に示す。第６Ａ図では、上面図を示す。第６Ｂ
図では、アレーの底面側を示す。
当業者がこれらの図から理解される通り、それぞれ３個
のデバイスを直列接続した２列が示されている。２列の
直列接続デバイスは電気的に並列接続されている。並列
接続は各直列接続列の末端において基板アイランドの相
互電気絶縁を除去することによって達成される。電気接
点１３５は第５図に断面で示しているが、それらは厚み
がかなり大きいため、これらの接点は第６図に示す通り
、導電材料１２５の各アイランド１３１の上に伸延する
３本の指状部１４９をもつ。この多重指状接点構造は、
電気的抵抗を増さずに電流量を増すことを可能にする。
同じ理由から、各接点は眼精のような導電材料を含む、
１個ではない３個のチャネル１３３を含む。勿論、第６
図のモジュールは拡大することができる。装置が光電池
である場合は、指状部材１４９と平行な方向に電池を付
加すれば、電圧出力は増加し、横方向に電池を付加すれ
ば電流が増加することになろう。
本出願人はアモルファス・シリコン光電池をアレー状に
相互連絡した多数の本発明具体例の作製に成功した。お
よそ０．０７５平方メートルの活性領域をもつ１辺０．
３メートルの正方形アレーを第３各 図及び第４図に示す方法で作製した。このアレーは並列
に接続したｐ−１−ｎ電池１０列より成る。
各列は１２の直列接続電池を含む。このアレーは、開路
電圧７ボルト、短絡電流６４０ｍＡ　、曲線因子０．３
５で、ＡＭＩ照度１．６ワツトを発出した（太陽とアレ
イの間に介在する地球大気における頭上太陽に等しい）
。第５図に示した方法で製作したアレーも同じ縦横１０
個に１２個の電池をもつ。およそ４０マイクロメートル
厚さのポリエステルカプセルをローラ付きアレーの両側
に付着した。アレーの重量は１４グラムで、各出力２１
ワツト／ＫｇについてＡＭ１照度照度比力３００ミリワ
ツトを発出した。
先に述べた取扱技術を連続的に最適化することによって
、本出願人は、１１０ワット／Ｋｇの比出力をもつ前記
方法に従って本発明具体例を製作した。
貯蔵については、これらのアレーは直径およそ３８ミリ
メートルという細さの管状に巻いて破損しない。
前記本発明具体例では、出発材料は連続した非従来的薄
さの導電シート上に堆積した連続半導体層を含む。ここ
で用いている「連続」という用語は、半導体と基板が中
断せず広い面積に広がっていることを意味している。基
板は通常は非常に薄く、たわみ性の軽量アレーを形成す
る。即ち、基板は厚さ１２５マイクロメートルのオーダ
ーであり、電鋳ニッケル基板が使用される場合は１０マ
イクロメートル以下の薄さであってよい。この種の薄形
の箔は、上記特許に開示されているような連続膜形成装
置内で取扱うのは困難であるが、不可能ではない。これ
らの機械は、厚さ２５０マイクロメートルのオーダーの
連続基板を取扱うのがより容易である。但しこの種の厚
めの基板は光８Ｉ電アレーの比出力を事実上減退させて
しまう。
基板の厚さの問題は数多くの方法で解決することができ
る。、従来の厚さの基板を、前記方法の１つによって、
但し次の修正を加えて使用し加工してもよい。装置の基
板側にマスキングし、エツチングし、あるいはカプセル
付けする前に、但し好ましくは装置の半導体側にカプセ
ル付けした後で、基板の厚さをエツチングによって好ま
しい非従来的な厚さに縮小してもよい。この種の方法の
１例を第２図の工程図と符号を用いて第７図に概略的に
示す。同じ技術が第１図及び第３図〜第５図に示す方法
にも適用できる。第７図の加工工程では、基板１５１は
第７Ｅ図まで従来的な厚さであり、すべての加工工程は
第２図に関してすでに説明した方法と同じであり、従っ
て説明をくり返す必要はない。第７Ｆ図に示す工程では
、基板は化学的エツチングによって厚みを減らされる。
スチレンレススチール基板は塩化第二鉄溶液により従来
法を用いてエツチングして所望の厚さまで薄くしてもよ
い。
本出願人はこの方法を用いてステンレンススチ−ル基板
を２００マイクロメートルから３８マイクロメートルの
厚さに減らすことに成功した。その結果得られた装置は
、３８マイクロメートルのポリエステル・ラミネーショ
ンをもち、きわめてたわみ性の高いものであった。６０
ワツト／ＫＨの比出力を発出するアレーはこの方法で容
易に完成し得る。
もう１つの場合には、本出願人は２００マイクロメート
ル厚さのステンレススチール基板を２０マイクロメート
ルの厚さに薄化することに成功した。このアレーはおよ
そ０．０７４平方メートルの活性領域と、それぞれ１２
個の直列接続電池から成る１０本の並列接続列をもち、
各電池は２個の直列接続ｐ−１−ｎデバイスより成り、
１８．５ボルトの開路電圧、２６０ｍＡの短絡電流、０
．４６の曲線因子であった。
以上説明したすべての例において、重量最大の源は、非
従来的に薄いとしても基板である。この重陽は後にアレ
ーの比出力限定することになる。
従って本発明アレーの比出力を最大化するには、従来形
基板を完全に除去することが必要である。
但し何らかの支持装置は必要であり、そして基板の除去
工程で使用する腐食剤から半導体層を保護することが重
要である。この保護は、支持基板上に支持基板腐食剤と
反応しない化学的組成をもつ中間層を先ず堆積すること
によって得ることができる。他の加工の後で、支持基板
を中間層まで破損なしにエツチングする。光電池の最も
深い部分に配置された反射面は非吸収放射を電池を通し
て反射することによって性能を高めることは知られてい
る。従ってアレーが光電池で構成されていれば、中１！
ＩＩＩは好ましくは光反射性であるのがよい。
この種の反射性保ＩＩ層は例えば、チタン又は銀−チタ
ン合金で形成してもよい。
本発明のこの方法は第２図の工程図と符号を用いて第８
図に示す。第１図及び第３図〜第５図の方法にも同じ技
術を適用してもよい。第８Ａ図では、出発材料は、チタ
ニウム合金のような耐食性反射［１１６１を上に堆積し
た支持ｌ１１５９を含む。支持層１５９は従来的な基板
厚さであってもよく、あるいは非従来的に薄くてもよい
。反射膜１６１は厚さ数百ナノメートルである。第８Ａ
図〜第８Ｅ図の加工工程はすべて第２図の第２Ｅ図まで
の工程と同じである。従って説明をくり返す必要はない
。
第３Ｆ図では支持基板１５９は後部接点及び光電池の背
面反ＤＩ　ＪＢとしての膜１６１を残して完全にエッチ
する。反射＠　１６１は導電コーティングのアイランド
の下側に配置されたスペースをもつアイランド１６３に
分割される。電気接点（図示せず）及びカプセル３１は
、第２図についてすでに説明した通り反射膜１６１に付
着する。その結果、抜群の比出力をもつ相互連絡デバイ
スの非常にたわみ性のあるアレーが得られる。これは従
来形基板の質量が完全に除去されるためである。反射膜
１６１は厚さ部分の一マイクロメートル又はそれ以下で
あるから、非従来形基板としてはたらく。
抜群の比出力を発出する本発明アレーを製造する方法の
さらにもうひとつの例を第９図に示す。
第９Ａ図に示す出発装置は支持層１７１を含み、これは
従来形の金Ｒ基板でもよく、その上に例えばおよそ１０
マイクロメートルの厚さのポリイミドのような比較的薄
い絶縁層１７３を堆積する。ポリイミド１７３上に比較
的薄い光反射性の層１７５を堆積する。層１７５は非怜
に薄いクロム層で覆った厚さおよそ２５０ナノメートル
のアルミニウム５％シリコン合金であってもよい。クロ
ム層はおよそ３ナノメートル厚さであってもよい。光学
反射層のこの特定例の表面は鏡のようではなく、光を反
射することによって効率を上げるための光電池内で良好
に機能する織物状の外観をもつ。反射膜は例えばおよそ
２５０〜３００℃の温度の！１１ｉ管スパッタリングの
ような従来形手段によって堆積してもよい。
半導体層１７７はアモルファスシリコン合金であるのが
好ましいが、本明細書の冒頭に記した特許に開示した例
えば連続グロー放電によって反射膜１７５上に堆積する
。アレーが光電池を含む場合は透明である導電コーティ
ング１７９は半導体１７７上。
に堆積する。コーティング１７９は例えばインジウム・
スズ酸化物のような透明酸化物であってもよい。
第９Ａ図の装置は第９Ｂ図に示すように半導体１１７の
同じ広がりをもつアイランド１８１とコーティング１７
９を形成するため従来法でマスクしエッチする。他に、
アイランド１８１は水噴射又はレーザスクライビングに
より形成してもよい。この具体例では、装置の支持側に
絶縁層１１３があるため、反射膜１７５に接近すること
はできない。従って電気接点をつくるため反射層１７５
のアイランドは装置の半導体側から作製しなければなら
ない。第９Ｃ図に示す通り、反射Ｉ！１１７５のアイラ
ンド１８３はマスキングやエツチングのような公知の手
段で形成される。図示の特定例では、クロム層が非常に
薄く、アルミニウムシリコン合金を腐食するエッチがた
やすく侵入する。各アイランド１８３の１部はアイラン
ド１８１の１つと同じ広がりをもつ。
各アイランド１８３の付加部分は、電気接点をつくるた
めアイランド１８１のそれぞれの片側の下から伸延する
。次に絶縁層１８５をアイランド１８３が伸延して来な
いアイランド１８１の側に付加する。絶縁！！１８５は
固い折れない絶縁層を形成するべくスクリーンプリント
される透明ラッカー又は他の液体又は糊であってもよい
。絶縁層は、アイランド１８３のいずれかが直列電気接
点がつくられた時電気的に一緒に結合した場合に生じる
恐れのある電池の短絡を防ぐ、眼精のような導電材料１
８７は各アイランド１８１の頂部と絶縁Ｍ１８５の上に
スクリーンプリントされ、隣接アイランドから突出する
アイランド部分１８３と接続する。このように形成され
た接点を第９Ｄ図に各電池を直列に電気接続した形で示
す。最後に、最高の比出力目標に達するため、支持層１
７１が第９Ｅ図に示す通りエツチングにより完全に除去
される。
支持層１７１がエツチングにより除去される前に、装置
支持接点１８７の表面は好ましくは透明のガラス質の又
はポリマーの層でカプセル付けしてもよい。この層はボ
ッティング剤（図示せず）で先に処理してもよい。電気
接点は表面支持接点１８７をラミネートする前に直列接
続列の末端に付加する。
絶縁層１７３はそれ以上の処理なしに装置の背面カプセ
ルを形成する。
ポリマーの前面カプセルを使用するのが好ましくない場
合が、外側スペースなどいくつかの適用で生じるが、こ
れはイオンにより腐食されるためである。二酸化シリコ
ン、窒化シリコン又は炭化シリコンのようなガラス質の
透明カプセルがこれらの適用に求められ、公知の化学蒸
着又はプラズマ堆積技術によりアレー上に堆積してもよ
い。
以上説明した最新軽量アレー技術を用いて、本出願人は
、重け６７ｇ／ｍ、出力３３Ｗ＃、比出力４９２Ｗ／Ｎ
５Ｆのアモルファスシリコン合金光電池アレーを製造し
た。
【図面の簡単な説明】
第１Ａ図、第１Ｂ図、第１Ｃ図、第１Ｄ図、第１Ｅ図、
第１Ｆ図及びを第１Ｇ図は本発明の１具体例の相互接続
アレーの製造段階を示す概略的な横断端面図、第２Ａ図
、第２Ｂ図、第２Ｃ図、第２Ｄ図、２Ｅ図及び第２Ｆ図
は本発明の１具体例の相互連絡アレーの製造段階を示す
概略的な横断端面図、第３Ａ図、第３Ｂ図、第３Ｃ図、
第３Ｄ図、第３Ｅ図、第３Ｆ図及び第３Ｇ図は本発明の
１具体例の相互連絡アレーの製造段階を示す概略的な横
断端面図、第４Ａ図、第４Ｂ図、第４Ｃ図、第４Ｄ図、
第４Ｅ図、第４Ｆ図、第４Ｇ図及び第４Ｈ図は本発明の
１具体例の相互連絡アレーの製造段階を示す概略的な横
断端面図、第５Ａ図、第５Ｂ図、第５Ｃ図、第５Ｄ図、
第５Ｅ図、第５Ｆ図及び第５Ｇ図は本発明の１具体例の
相互連絡アレーの製造段階を示す概略的な横断端面図、
第６Ａ図は本発明の１具体例の相互連絡アレーの上面図
、第６Ｂ図は同底面図、第７Ａ図、第７Ｂ図、第７Ｃ図
、第７Ｄ図、第７Ｅ図、第７Ｆ図及び第７Ｇ図は本発明
の１具体例の相互連絡アレーの製造段階を示す概略的な
横断端面図、第８Ａ図、第８Ｂ図、第８Ｃ図、第８Ｄ図
、第８Ｅ図、第８Ｆ図及び第８Ｇ図は本発明の１具体例
の相互連絡アレーの製造段階を示す概略的な横断端面図
、第９Ａ図、第９Ｂ図、第９Ｃ図、第９Ｄ図及び第９Ｅ
図は本発明の１具体例の相互連絡アレーの製造段階を示
す概略的な横断端面図である。 １・・・・・・基板、３・・・・・・半導体層、５・・
・・・・透明膜、１．１３・・・・・・アイランド、９
・・・・・・導電材料、１１．１５・・・・・・カプセ
ル化材料。

Claims (20)

    【特許請求の範囲】
  1. （１）電気伝導性基板上に配置した半導体材料の連続シ
    ートから可撓性の軽量な電気的に相互接続された半導体
    デバイスのアレイを製造する方法であつて、前記方法が
    下記の工程、即ち、 電気的伝導性の可撓性基板上に半導体材料を配置するこ
    と、 前記半導体材料上に電気的に伝導性の透明コーティング
    を配置すること、 前記コーティングの複数個のアイランドを形成するため
    前記コーティングの１部を選択的に除去すること、 前記コーティングの少なくとも２個の隣接するアイラン
    ドのそれぞれを前記基板に電気的に接続すること、及び 前記コーティングの少なくとも２個の隣接するアイラン
    ドのそれぞれの下側の前記基板の１部を選択的に除去し
    て、前記基板の複数個のアイランドを形成し、さらに前
    記コーティングの前記少なくとも２個の隣接するアイラ
    ンドを、前記半導体材料及び前記基板の前記アイランド
    を介して電気的に直列接続すること、 から成る方法。
  2. （２）前記基板の厚さが５０マイクロメートルより小さ
    い特許請求の範囲第１項に記載の方法。
  3. （３）前記基板が厚さ２５マイクロメートル以下の電鋳
    ニッケルからなる特許請求の範囲第２項に記載の方法。
  4. （４）前記基板の１部を除去する前記工程に先立って、
    前記コーティングの前記アイランド上及びそれらの間の
    領域に封入材を取付け、さらに前記基板の厚さを２５マ
    イクロメートル未満に減らすことを含む特許請求の範囲
    第１項に記載の方法。
  5. （５）前記電気的接続工程に先立つて、前記半導体材料
    の１部を選択的に除去して前記コーティングの少なくと
    も２個の隣接アイランドのそれぞれの下側の半導体材料
    のアイランドを形成すること、前記コーティングの少な
    くとも２個のアイランドのそれぞれを前記基板に電気的
    に接続する前記工程が電気的に伝導性の材料を前記コー
    ティング及び半導体材料の前記少なくとも２個のアイラ
    ンドのそれぞれの上及びこれらに沿つて堆積し、前記基
    板と電気的に接触させることを含む特許請求の範囲第１
    項に記載の方法。
  6. （６）前記コーティングの１部を除去する前記工程に先
    立つて、複数個の指状部をもつ金属格子を前記コーティ
    ング上に堆積すること、前記コーティングの１部を選択
    的に除去する前記工程が前記指状部のそれぞれの下側に
    ある前記コーティングのアイランドを残すことを含み、
    さらに前記電気的に接続する工程が前記指状部の少なく
    とも２本のそれぞれから、前記コーティングの少なくと
    も２個の前記アイランド及び前記半導体材料を介して前
    記下側基板へ至る導電路を形成することを含む特許請求
    の範囲第１項に記載の方法。
  7. （７）前記コーティングを配置する工程に先立つて、前
    記半導体材料の１部を選択的に除去して前記半導体材料
    の複数個のアイランドを形成すること、前記コーティン
    グを配置する工程が前記コーティングを前記半導体材料
    の前記アイランド上及び前記半導体材料の前記アイラン
    ドの間の前記基板上に配置することを含む特許請求の範
    囲第１項に記載の方法。
  8. （８）前記コーティングの１部を選択的に除去する工程
    及び前記電気的に接続する工程が前記半導体材料の前記
    少なくとも２個のアイランドのそれぞれの上側の前記コ
    ーティング部分を除去することを含み、さらに前記基板
    の１部を選択的に除去する工程が、前記半導体材料の前
    記少なくとも２個のアイランドのそれぞれの下側の前記
    基板部分を除去することを含む特許請求の範囲第７項に
    記載の方法。
  9. （９）前記コーティングの１部を選択的に除去する前記
    工程の後、前記コーティングの少なくとも２個の前記隣
    接アイランドのそれぞれに隣接して、前記半導体材料と
    前記基板とを通過するチャンネルを貫くことを含んでお
    り、さらに前記電気的接続工程が伝導性ペーストを前記
    コーティングの前記少なくとも２個のアイランド上及び
    それらの間の少なくとも１部に、前記チャネルを通して
    、さらに前記基板と接触するように付けることを含む特
    許請求の範囲第１項に記載の方法。
  10. （１０）基板上に配置した半導体材料の連続シートから
    可撓性の軽量な電気的に相互接続された半導体デバイス
    のアレイを製造する方法であつて、前記方法が下記の工
    程、即ち、 可撓性の電気的に伝導性の層を該層の材料とは異なる材
    料で形成された基板上に配置すること、前記層上に半導
    体材料を配置すること、 前記半導体材料上に電気的に伝導性の透明なコーティン
    グを配置すること、 前記コーティングの１部を選択的に除去して前記コーテ
    ィングの複数個のアイランドを形成すること、 前記コーティングの少なくとも２個の隣接アイランドの
    それぞれを前記層に電気的に接続すること、及び 前記基板を除去すること、 から成る方法。
  11. （１１）前記電気的に伝導性の層の厚さが０．５マイク
    ロメートルより小さいことを特徴とする特許請求の範囲
    第１０項に記載の方法。
  12. （１２）前記基板除去工程の後で、前記コーティングの
    前記少なくとも２個の隣接アイランドのそれぞれの下側
    の前記層部分を選択的に除去して前記層の複数個のアイ
    ランドを形成し、さらに前記コーティングの少なくとも
    ２個の隣接アイランドを前記半導体材料及び前記層の前
    記アイランドを介して電気的に直列接続することを含む
    特許請求の範囲第１０項に記載の方法。
  13. （１３）前記電気的に接続する工程に先立つて、前記半
    導体材料の１部を選択的に除去して、前記コーティング
    の前記少なくとも２個の隣接アイランドのそれぞれの下
    側の半導体材料のアイランドを形成すること、前記コー
    ティングの前記少なくとも２個の隣接アイランドのそれ
    ぞれを前記層に電気的に接続する前記工程が、電気的に
    伝導性の材料を前記コーティング及び半導体材料の前記
    少なくとも２個の隣接アイランドのそれぞれ及び半導体
    材料の上及びこれらに沿って、さらに前記層と電気的に
    接触して堆積することを含む特許請求の範囲第１０項に
    記載の方法。
  14. （１４）前記コーティングを配置する工程に先立って、
    前記半導体材料の１部を選択的に除去して前記半導体材
    料の複数個のアイランドを形成すること、前記コーティ
    ングを配置する工程が、前記コーティングを前記半導体
    材料の前記アイランド上及び前記半導体材料の前記アイ
    ランド間で前記層上に配置することを含む特許請求の範
    囲第１０項に記載の方法。
  15. （１５）前記コーティングの１部を選択的に除去する前
    記工程及び前記電気的に接続する工程が、前記半導体材
    料の少なくとも２個の隣接アイランドのそれぞれの上側
    にある前記コーティング部分を除去することを含み、さ
    らに前記層の１部を選択的に除去する前記工程が前記半
    導体材料の前記少なくとも２個の隣接アイランドのそれ
    ぞれの下側の前記層部分を除去することを含む特許請求
    の範囲第１４項に記載の方法。
  16. （１６）前記基板が比較的薄い絶縁層の載置された比較
    的厚い支持層を含んでおり、前記電気的に伝導性の層が
    前記絶縁層上に配置されており、前記基板を除去する前
    記工程が前記支持層を除去することを含む特許請求の範
    囲第１０項に記載の方法。
  17. （１７）前記電気的に接続する工程に先立つて、前記半
    導体材料の複数個のアイランドを形成するべく前記半導
    体材料の１部を選択的に除去して、半導体材料の前記ア
    イランドの１つが前記コーティングの前記少なくとも２
    個の隣接アイランドのそれぞれの下側に位置せしめるこ
    と、前記導電層の複数個のアイランドを形成するべく前
    記電気的に伝導性の層の１部を選択的に除去して、前記
    導電層のアイランドの１つが、前記コーティングの前記
    少なくとも２個の隣接アイランドの下側の半導体材料の
    前記アイランドのそれぞれの下側に位置し且つそれぞれ
    から横に突出するようにすることを含む特許請求の範囲
    第１６項に記載の方法。
  18. （１８）前記電気的接続工程が、コーティングの前記少
    なくとも２個の隣接アイランドのそれぞれの１側に沿っ
    て絶縁体を堆積して、前記コーティングの前記アイラン
    ド間で前記導電層の前記アイランドを相互に絶縁するこ
    と、及び導電材料を、それぞれ、コーティングの前記少
    なくとも２個の隣接アイランドのそれぞれと電気的に接
    触して、さらに前記層の前記それぞれ横方向に突出した
    アイランド上に且つ該アイランドと電気的に接触して堆
    積することを含む特許請求の範囲第１７項に記載の方法
    。
  19. （１９）相互接続された半導体デバイスの可撓性の軽量
    アレイであつて、 電気的に伝導性の可撓性基板と、 前記基板上に堆積した半導体材料層と、 前記半導体上に堆積した電気的に伝導性の透明コーティ
    ングと、 絶縁体とを有しており、 前記コーティングと半導体材料とが複数個の事実上同じ
    広がりをもつアイランドと該アイランド間のスペースと
    に形成されており、 前記コーティングの少なくとも２個の隣接アイランドが
    前記半導体材料を介して電気的に直列接続されており、
    さらに前記基板が複数個のアイランド及びそれらの間の
    領域に分割されており、前記基板アイランド間の前記領
    域が前記コーティングの前記少なくとも２個の隣接アイ
    ランドのどちらかの下側には配置されておらず、前記基
    板アイランドが前記コーティングの前記少なくとも２個
    の隣接アイランドの直下から横方向に突出しており、前
    記絶縁体は、 前記コーティングの前記それぞれのアイランドの下側の
    前記基板アイランドと接触している前記コーティングの
    前記少なくとも２個の隣接アイランドのそれぞれの１側
    上に配置されており、さらに前記コーティングの前記少
    なくとも２個の隣接アイランドのそれぞれが前記基板の
    前記アイランドの２つのうちの別の１つに対して、前記
    絶縁体上で前記コーティングの前記少なくとも２個の隣
    接アイランドのそれぞれ上に配置されかつ前記基板の前
    記横方向に突出したアイランドの２個のうち１個に向け
    て伸延している電気的に伝導性の材料によつて接続され
    ているアレイ。
  20. （２０）前記基板の厚さが０．５マイクロメートルより
    小さい特許請求の範囲第１９項に記載のアレイ。
JP61019166A 1985-01-30 1986-01-30 太陽電池のアレイを製造する方法 Expired - Fee Related JP2690007B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US69639085A 1985-01-30 1985-01-30
US696390 1985-01-30

Publications (2)

Publication Number Publication Date
JPS61234082A true JPS61234082A (ja) 1986-10-18
JP2690007B2 JP2690007B2 (ja) 1997-12-10

Family

ID=24796861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61019166A Expired - Fee Related JP2690007B2 (ja) 1985-01-30 1986-01-30 太陽電池のアレイを製造する方法

Country Status (2)

Country Link
EP (1) EP0189976A3 (ja)
JP (1) JP2690007B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334204A (ja) * 1993-05-21 1994-12-02 Ind Technol Res Inst 可撓性アモルファスシリコン太陽電池の製造法
JP2013524483A (ja) * 2010-03-26 2013-06-17 エヌウイクスセーイエス セルアセンブリを備えた光電池モジュールの製造
WO2013108623A1 (ja) * 2012-01-18 2013-07-25 富士フイルム株式会社 集積化太陽電池の製造方法
JP2015503844A (ja) * 2011-12-21 2015-02-02 ダウ グローバル テクノロジーズ エルエルシー ２つまたはそれ以上の薄膜ベースの相互接続型光起電力セルを製造する改良された方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3635770A1 (de) * 1986-10-21 1988-04-28 Siemens Ag Verfahren zum einbringen von trenngraeben in aus transparenten leitfaehigen metalloxiden bestehenden schichten, wie sie fuer frontelektroden bei der serienverschaltung von duennschichtsolarzellen in modulen verwendet werden
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US5356656A (en) * 1993-03-26 1994-10-18 Industrial Technology Research Institute Method for manufacturing flexible amorphous silicon solar cell
AU735142B2 (en) 1996-09-26 2001-07-05 Akzo Nobel N.V. Method of manufacturing a photovoltaic foil
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
JP3359910B2 (ja) * 1998-01-22 2002-12-24 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン マイクロシステム及びマイクロシステムを製造する方法
US7402897B2 (en) 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4184894A (en) * 1978-05-19 1980-01-22 Solarex Corporation Integrated photovoltaic generator
US4410558A (en) * 1980-05-19 1983-10-18 Energy Conversion Devices, Inc. Continuous amorphous solar cell production system
GB2108755B (en) * 1981-09-26 1985-07-10 Matsushita Electric Ind Co Ltd Thin film devices having diffused interconnections
AU2095083A (en) * 1982-11-09 1984-05-17 Energy Conversion Devices Inc. Laminated strip of large area solar cells

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334204A (ja) * 1993-05-21 1994-12-02 Ind Technol Res Inst 可撓性アモルファスシリコン太陽電池の製造法
JP2013524483A (ja) * 2010-03-26 2013-06-17 エヌウイクスセーイエス セルアセンブリを備えた光電池モジュールの製造
JP2015503844A (ja) * 2011-12-21 2015-02-02 ダウ グローバル テクノロジーズ エルエルシー ２つまたはそれ以上の薄膜ベースの相互接続型光起電力セルを製造する改良された方法
WO2013108623A1 (ja) * 2012-01-18 2013-07-25 富士フイルム株式会社 集積化太陽電池の製造方法

Also Published As

Publication number Publication date
EP0189976A2 (en) 1986-08-06
JP2690007B2 (ja) 1997-12-10
EP0189976A3 (en) 1987-12-02

Similar Documents

Publication Publication Date Title
US4754544A (en) Extremely lightweight, flexible semiconductor device arrays
US5100808A (en) Method of fabricating solar cell with integrated interconnect
KR101081478B1 (ko) 실리콘 태양전지 제조방법, 양면 태양전지, 양면 태양전지 제조방법 및 태양전지 구조
JP6328606B2 (ja) 背面接触型太陽光発電モジュールの半導体ウエハのセル及びモジュール処理
US4518815A (en) Photoelectric conversion device
US5963790A (en) Method of producing thin film solar cell
US4865999A (en) Solar cell fabrication method
JPH11330522A (ja) 光電池のバッチ製造方法
JPH0467348B2 (ja)
JPS5853870A (ja) 薄膜太陽電池
US8168881B2 (en) Monolithic photovoltaic module
WO1989005521A1 (en) Solar cell panel
JPS61234082A (ja) 太陽電池のアレイを製造する方法
JP4441938B2 (ja) 集積型薄膜素子およびその製造方法
JP4379560B2 (ja) 薄膜太陽電池とその製造方法
JP5288149B2 (ja) 集積型薄膜素子の製造方法
JP2000133828A (ja) 薄膜太陽電池及びその製造方法
JP4112202B2 (ja) 薄膜太陽電池の製造方法
JP4467337B2 (ja) 太陽電池モジュール
JP5472419B2 (ja) 集積型薄膜素子の製造方法
JP2002151720A (ja) 薄膜太陽電池
JPS6342180A (ja) 集積型光起電力装置の製造方法
JP3332487B2 (ja) 光起電力装置の製造方法
JP2001068709A (ja) 薄膜太陽電池
JPS62147784A (ja) 非晶質太陽電池及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees