JPS61234080A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS61234080A JPS61234080A JP7572885A JP7572885A JPS61234080A JP S61234080 A JPS61234080 A JP S61234080A JP 7572885 A JP7572885 A JP 7572885A JP 7572885 A JP7572885 A JP 7572885A JP S61234080 A JPS61234080 A JP S61234080A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- semiconductor layer
- electrode
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 31
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 239000010408 film Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 150000002736 metal compounds Chemical class 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 10
- 239000011574 phosphorus Substances 0.000 abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 7
- 229910001096 P alloy Inorganic materials 0.000 abstract description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052804 chromium Inorganic materials 0.000 abstract description 4
- 239000011651 chromium Substances 0.000 abstract description 4
- ZTPQLYJGPLYBPS-UHFFFAOYSA-N phosphanylidynechromium Chemical compound [Cr]#P ZTPQLYJGPLYBPS-UHFFFAOYSA-N 0.000 abstract description 4
- 238000011109 contamination Methods 0.000 abstract description 3
- 239000011521 glass Substances 0.000 abstract description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 238000009825 accumulation Methods 0.000 abstract 1
- 230000001627 detrimental effect Effects 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 239000007789 gas Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052696 pnictogen Inorganic materials 0.000 description 3
- 150000003063 pnictogens Chemical class 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- YOMVJXWHNWGAMU-UHFFFAOYSA-N [Ag]#P Chemical compound [Ag]#P YOMVJXWHNWGAMU-UHFFFAOYSA-N 0.000 description 1
- AOPCTAWIMYYTKA-UHFFFAOYSA-N [As].[Ag] Chemical compound [As].[Ag] AOPCTAWIMYYTKA-UHFFFAOYSA-N 0.000 description 1
- VJRVSSUCOHZSHP-UHFFFAOYSA-N [As].[Au] Chemical compound [As].[Au] VJRVSSUCOHZSHP-UHFFFAOYSA-N 0.000 description 1
- KAPYVWKEUSXLKC-UHFFFAOYSA-N [Sb].[Au] Chemical compound [Sb].[Au] KAPYVWKEUSXLKC-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- PFZWDJVEHNQTJI-UHFFFAOYSA-N antimony titanium Chemical compound [Ti].[Sb] PFZWDJVEHNQTJI-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、非晶質シリコン等の半導体薄膜を用いた薄膜
トランジスタ(TPT)の製造方法に関する。
トランジスタ(TPT)の製造方法に関する。
近年、薄膜形成技術の進歩によシ良質の非晶質シリコン
半導体薄膜が得られるようになシ、また、液晶素子部動
用のトランジスタとして有用なことから、TPTが注目
されている。
半導体薄膜が得られるようになシ、また、液晶素子部動
用のトランジスタとして有用なことから、TPTが注目
されている。
初期のTPT構造は、第2図に示す如く基板11にゲー
ト電極2、このゲート電極を覆うように設けられた窒化
シリコンからなる絶縁層3及びこの層上に非晶質シリコ
ンから成る半導体層4、さらにこの半導体層上に並置し
てソース電極6とドレイン電極7を設けたものであった
。
ト電極2、このゲート電極を覆うように設けられた窒化
シリコンからなる絶縁層3及びこの層上に非晶質シリコ
ンから成る半導体層4、さらにこの半導体層上に並置し
てソース電極6とドレイン電極7を設けたものであった
。
しかし、この構造では非晶質シリコンから成る半導体層
とソース電極及びドレイン1!極との間に十分なオーミ
、り接触(使用される構造にいちじるしい寄生のインピ
ーダンスを付加することもなく、トランジスタの特性に
影響するほどに半導体層中の平衡状態でのキャリア密度
を変化させることのない接触として定義)が形成されず
、ゲート電極に一定電圧(VC)を印加し、ソース電極
とドレイン電極間の電圧(Vo )を変化させた際、ソ
ース電極とドレイン電極間を流れる電流(ID)は、V
Dが小さい領域で殆んど変らず、vD−I D特性は歪
んだものとなっていた。
とソース電極及びドレイン1!極との間に十分なオーミ
、り接触(使用される構造にいちじるしい寄生のインピ
ーダンスを付加することもなく、トランジスタの特性に
影響するほどに半導体層中の平衡状態でのキャリア密度
を変化させることのない接触として定義)が形成されず
、ゲート電極に一定電圧(VC)を印加し、ソース電極
とドレイン電極間の電圧(Vo )を変化させた際、ソ
ース電極とドレイン電極間を流れる電流(ID)は、V
Dが小さい領域で殆んど変らず、vD−I D特性は歪
んだものとなっていた。
そζで改良されたのが、非晶質シリコン半導体層の形成
と連続して、この半導体層の表面に燐ドープシリコン層
5(n+層)を形成する方法である。
と連続して、この半導体層の表面に燐ドープシリコン層
5(n+層)を形成する方法である。
これによってソース電極及びドレイン電極と半導体層間
にn中層を介して良好なオーミ、り接触が形成されるよ
うになった。
にn中層を介して良好なオーミ、り接触が形成されるよ
うになった。
このn中層の形成は、シリコンと水素の化合物から成る
母体ガスと、燐と水素との化合物であるドーピングガス
を堆積室内に共存させてグロー放電を起して形成してい
る。このn中層である燐をドープした燐ドープシリコン
層5tj:、10”Ω〆清以下の抵抗値を示すが、反面
、n中層を形成する際、ドーピングガスの燐は堆積室内
を汚染し、109Ω/−以上の抵抗値を必要とする非晶
質シリコン半導体層4にとっては燐は有害なものとなる
。
母体ガスと、燐と水素との化合物であるドーピングガス
を堆積室内に共存させてグロー放電を起して形成してい
る。このn中層である燐をドープした燐ドープシリコン
層5tj:、10”Ω〆清以下の抵抗値を示すが、反面
、n中層を形成する際、ドーピングガスの燐は堆積室内
を汚染し、109Ω/−以上の抵抗値を必要とする非晶
質シリコン半導体層4にとっては燐は有害なものとなる
。
従って、非晶質シリコン半導体層4と燐ドープシリコン
層5を形成後、同堆積室を繰シ返し使用することは、非
晶質シリコン半導体N7J4の汚染上、不可能であシ、
堆積室内は半導体層とn中層を形成するのに要した時間
と同程度の時間をかけてエツチングしてクリーニングす
る必要があり、非晶質シリコン膜の成膜能率が悪いとい
う問題があった。
層5を形成後、同堆積室を繰シ返し使用することは、非
晶質シリコン半導体N7J4の汚染上、不可能であシ、
堆積室内は半導体層とn中層を形成するのに要した時間
と同程度の時間をかけてエツチングしてクリーニングす
る必要があり、非晶質シリコン膜の成膜能率が悪いとい
う問題があった。
本発明は、上述の如き問題点を解決した形成プロセスか
ら成るTPTの製造方法を提供するものである。
ら成るTPTの製造方法を提供するものである。
本発明のTPTの製造方法は、非晶質シリコン半導体層
を形成した後の不純物ドープシリコン層とソース電極と
ドレイン電極の形成は、ソース電極とドレイン電極を形
成する工程で、周期律表窒素族元素を含有させた合金あ
るいは窒素族元素との金属化合物を電極形成材として用
い、非晶質シリコン半導体層の表面に窒素族元素を含有
したソース電極とドレイン電極として形成し、電極と非
晶質シリコン半導体層との界面にn中層を形成させたこ
とを有している。
を形成した後の不純物ドープシリコン層とソース電極と
ドレイン電極の形成は、ソース電極とドレイン電極を形
成する工程で、周期律表窒素族元素を含有させた合金あ
るいは窒素族元素との金属化合物を電極形成材として用
い、非晶質シリコン半導体層の表面に窒素族元素を含有
したソース電極とドレイン電極として形成し、電極と非
晶質シリコン半導体層との界面にn中層を形成させたこ
とを有している。
次に、本発明の実施例について図面を参照して親羽する
。
。
第1図は本発明の実施例のTPT構造を模式的に示しで
ある。
ある。
第1実施例
先ず、ガラス基板1にクロム膜を1400〜1600A
蒸着後、レジストパター1を形成し、これをマスクとし
てクロム膜をエツチングした後、レジストパターンを除
去してゲート電極2を形成する。
蒸着後、レジストパター1を形成し、これをマスクとし
てクロム膜をエツチングした後、レジストパターンを除
去してゲート電極2を形成する。
次に、プラズマCVD法によシゲート電極2上にゲート
絶縁膜となる厚さ3000Aの窒化シリコン膜3を堆積
し、さらにこの上に厚さ3000Aの非晶質シリコン半
導体膜を堆積した後、ゲート電極2と整合をとるように
レジストパターンを形成して非晶質シリコン半導体膜を
エツチング除去し非晶質シリコン半導体層4を形成する
。最後に、ソース電極11とドレイン電極12の電極材
として、n中層を形成する窒素族元素のうち燐を0.1
−以下含有させたクロム−燐合金を用いて、スパッター
法で厚さ3000Aのクロム−燐合金膜を堆積、パター
ニングしてソース電極11とドレイン電極12としてエ
ツチング形成しTPTは完成した。
絶縁膜となる厚さ3000Aの窒化シリコン膜3を堆積
し、さらにこの上に厚さ3000Aの非晶質シリコン半
導体膜を堆積した後、ゲート電極2と整合をとるように
レジストパターンを形成して非晶質シリコン半導体膜を
エツチング除去し非晶質シリコン半導体層4を形成する
。最後に、ソース電極11とドレイン電極12の電極材
として、n中層を形成する窒素族元素のうち燐を0.1
−以下含有させたクロム−燐合金を用いて、スパッター
法で厚さ3000Aのクロム−燐合金膜を堆積、パター
ニングしてソース電極11とドレイン電極12としてエ
ツチング形成しTPTは完成した。
第2実施例
非晶質シリコン半導体層4までを第1実施例と同じ方法
で形成後、ソース電極11とドレイン電−12の電極材
として、窒素族元素のうち燐を0.1%以下含有させた
銀−燐合金を用いて、スパッター法で厚さ3000Aの
銀−燐合金膜を堆積、パターニングしてソース電極11
とドレイン電極12としてエツチング形成しTPTは完
成した。
で形成後、ソース電極11とドレイン電−12の電極材
として、窒素族元素のうち燐を0.1%以下含有させた
銀−燐合金を用いて、スパッター法で厚さ3000Aの
銀−燐合金膜を堆積、パターニングしてソース電極11
とドレイン電極12としてエツチング形成しTPTは完
成した。
こうして得られたTPTの特性評価を行った結果、I
D −Vc特性は従来の燐をドープした不純物ドープシ
リコン層から成るn中層の構造を持ったTPTと同等の
特性を示し、非晶質シリコン半導体層とソース電極ある
いはドレイン電極との間にオーミック接触は形成されて
いると言える。
D −Vc特性は従来の燐をドープした不純物ドープシ
リコン層から成るn中層の構造を持ったTPTと同等の
特性を示し、非晶質シリコン半導体層とソース電極ある
いはドレイン電極との間にオーミック接触は形成されて
いると言える。
なお、本発明の実施例は、窒化シリコン絶縁層と非晶質
シリコン半導体層と燐ドープシリコン層を連続堆積後、
ソース電極とドレイン電極を形成する従来法に対して述
べたが、別法として、第1窒化シリコン絶縁層と非晶質
シリコン半導体層と第2窒化シリコン絶縁層を堆積し、
ソース電極とドレイン電極を形成する部分の第2窒化シ
リコン絶縁層を除去後、非晶質シリコン半導体層上に燐
ドーグシリコン層を形成して、ソース電極とドレイン電
極を形成する従来法に対しても同様の効果がある。
シリコン半導体層と燐ドープシリコン層を連続堆積後、
ソース電極とドレイン電極を形成する従来法に対して述
べたが、別法として、第1窒化シリコン絶縁層と非晶質
シリコン半導体層と第2窒化シリコン絶縁層を堆積し、
ソース電極とドレイン電極を形成する部分の第2窒化シ
リコン絶縁層を除去後、非晶質シリコン半導体層上に燐
ドーグシリコン層を形成して、ソース電極とドレイン電
極を形成する従来法に対しても同様の効果がある。
以上説明したように本発明によれば、非晶質シリコン半
導体層とソース電極とドレイン電極との間のn中層形成
を、非晶質シリコン半導体層を形成するプラズマCVD
装置で行わないため、非晶質シリコン牛導体層にとって
有害となる燐による堆積室の汚染がなく、堆積室の繰り
返し使用が可能となる。また、’l’F’r形成プロセ
スとしてもドーピングガスによるn中層形成の工程が省
略できる効果がある。
導体層とソース電極とドレイン電極との間のn中層形成
を、非晶質シリコン半導体層を形成するプラズマCVD
装置で行わないため、非晶質シリコン牛導体層にとって
有害となる燐による堆積室の汚染がなく、堆積室の繰り
返し使用が可能となる。また、’l’F’r形成プロセ
スとしてもドーピングガスによるn中層形成の工程が省
略できる効果がある。
なお、本発明は上述の実施例に限定されず、n中層の形
成が可能な周期律窒素族元素との合金および化合物、例
えば、銀−ヒ素、嫁−アンチモン、金−ヒ素、金−アン
チモン、チタン−アンチモン、4!ヲ用いても形成する
ことが出来る。
成が可能な周期律窒素族元素との合金および化合物、例
えば、銀−ヒ素、嫁−アンチモン、金−ヒ素、金−アン
チモン、チタン−アンチモン、4!ヲ用いても形成する
ことが出来る。
第1図は本発明の実施例の構造のT F T断面図、第
2図は従来構造のTPTの断面図である。 1・・・・・・ガラス基板、2・・・・・・グー)1に
極、3・・・・・・?化シリコン膜、4・・・・・・非
晶質シリコン半導体層、5・・・・・・燐ドープシリコ
ン層、6・・・・・・ソース″*M、7・・・・・・ド
レイン電極、11・・・・・・本発明によるソース電極
、12・・・・・・本発明によるドレイン電極。
2図は従来構造のTPTの断面図である。 1・・・・・・ガラス基板、2・・・・・・グー)1に
極、3・・・・・・?化シリコン膜、4・・・・・・非
晶質シリコン半導体層、5・・・・・・燐ドープシリコ
ン層、6・・・・・・ソース″*M、7・・・・・・ド
レイン電極、11・・・・・・本発明によるソース電極
、12・・・・・・本発明によるドレイン電極。
Claims (1)
- 透明基板上にゲート電極を形成し、このゲート電極を覆
うようにゲート絶縁膜を形成後、この絶縁膜を介して非
晶質シリコン半導体層と元素をドープした不純物ドープ
シリコン層を堆積し、この不純物ドープシリコン層の表
面にソース電極とドレイン電極を形成して成る薄膜トラ
ンジスタの製造方法において、前記不純物ドープシリコ
ン層とソース電極とドレイン電極の形成は、ソース電極
とドレイン電極を形成する工程で、周期律表窒素族元素
を含有させた合金あるいは窒素族元素との金属化合物を
電極形成材として用い非晶質シリコン半導体層の表面に
窒素族元素を含有したソース電極とドレイン電極として
形成し、電極と非晶質シリコン半導体層との界面に不純
物層を形成させたことを特徴とする薄膜トランジスタの
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7572885A JPS61234080A (ja) | 1985-04-10 | 1985-04-10 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7572885A JPS61234080A (ja) | 1985-04-10 | 1985-04-10 | 薄膜トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61234080A true JPS61234080A (ja) | 1986-10-18 |
Family
ID=13584619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7572885A Pending JPS61234080A (ja) | 1985-04-10 | 1985-04-10 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61234080A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0344968A (ja) * | 1989-07-12 | 1991-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
1985
- 1985-04-10 JP JP7572885A patent/JPS61234080A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0344968A (ja) * | 1989-07-12 | 1991-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5371025A (en) | Method of making thin film transistors | |
US4624737A (en) | Process for producing thin-film transistor | |
JPH1093102A (ja) | 薄膜トランジスタの製造方法 | |
JPH05218083A (ja) | 薄膜トランジスタの製造方法 | |
JPH0348671B2 (ja) | ||
JPH05304171A (ja) | 薄膜トランジスタ | |
JPH0746728B2 (ja) | 半導体装置の製造方法 | |
KR100675317B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
JP2592044B2 (ja) | 垂直形薄膜トランジスターの製造方法 | |
JPH0546106B2 (ja) | ||
JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
JPH11274505A (ja) | 薄膜トランジスタ構造およびその製造方法 | |
JPS61234080A (ja) | 薄膜トランジスタの製造方法 | |
JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
JPH084143B2 (ja) | 半導体装置およびその製造方法 | |
JPH08321621A (ja) | 薄膜トランジスタ | |
JP2851741B2 (ja) | 半導体装置 | |
JP2000332248A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2505662B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH02189935A (ja) | 薄膜トランジスタの製造方法 | |
JPS61188969A (ja) | 薄膜トランジスタ | |
JPS5818966A (ja) | 薄膜電界効果トランジスタの製造方法 | |
JPS5821868A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
JPH02196470A (ja) | 薄膜トランジスタとその製造方法 | |
JPS5948961A (ja) | 半導体装置の製造方法 |