JPS6123239A - デ−タ処理装置の制御方法及びそのためのデ−タ処理装置 - Google Patents

デ−タ処理装置の制御方法及びそのためのデ−タ処理装置

Info

Publication number
JPS6123239A
JPS6123239A JP14228384A JP14228384A JPS6123239A JP S6123239 A JPS6123239 A JP S6123239A JP 14228384 A JP14228384 A JP 14228384A JP 14228384 A JP14228384 A JP 14228384A JP S6123239 A JPS6123239 A JP S6123239A
Authority
JP
Japan
Prior art keywords
data
output
input data
storage means
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14228384A
Other languages
English (en)
Other versions
JPH0632055B2 (ja
Inventor
Yukito Maejima
前島 幸仁
Hirotoshi Shirasu
白須 宏俊
Tahei Suzuki
鈴木 太平
Yoshiaki Tokita
土岐田 義明
Shiro Tanabe
史朗 田辺
Takashi Morita
隆士 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59142283A priority Critical patent/JPH0632055B2/ja
Priority to US07/753,852 priority patent/US4901274A/en
Priority to DE8585108647T priority patent/DE3584324D1/de
Priority to EP85108647A priority patent/EP0168054B1/en
Publication of JPS6123239A publication Critical patent/JPS6123239A/ja
Publication of JPH0632055B2 publication Critical patent/JPH0632055B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、内蔵プログラム制御式のデータ処理装置に関
し、特に、そのデータ駆動型制御に関するものである。
〔発明の背景〕
データ駆動型制御は、データのフロー、すなわち被処理
データの準備状況に応して、処理シーケンスを制御する
ものであって、従来、いわゆる非ノイマン型コンピュー
タの実現手段として研究されてきたものである([コン
ピュータ構造を変革するデータフロー・コンピュータの
動向(上)J日経エレクトロニクス、1979年5月2
8日号。
第64〜81頁参照)。データ駆動式の非ノイマン型コ
ンピュータは、従来のいわゆるノイマン型、すなわち、
プログラムが予め定められた単一の流れとして逐次実行
される型(本明細書では逐次実行型という)のコンピュ
ータとは基本的に異なるアーキテクチャを有し、かつ、
並列処理等によるデータ処理能力の向上を主として狙っ
たものであるから、限られた処理能力で充分な仕事にと
っては非常に高価なものとなるなど、必ずしも常に最適
とはいえない面を持っている。
他方、従来の逐次実行型装置は、データ処理能力のみな
らず、ソフトウェアの作成に関しても、種々の難点が指
摘されている。この点でも、データ駆動型制御は、プロ
グラムの諸部分の間における入出力データの相互関係や
各部分の実行条件などが明瞭になることによって、プロ
グラムの全体構造を見やすくする結果、ソフトウェアの
開発、デバッグ、変更などが容易になる利点を持つ。
−うの妥協案は、さほどのデータ処理能力を要しない場
合に、従来の逐次実行型装置を、データ駆動型動作を行
なうようにプログラムすることである。、しかし、1同
々の演算命令に対して、所要のオペランドが準備されて
いるか否かをチェックするとともに、その実行の都度、
その生成データをオペラッドとする各命令についてその
準備ができたことを表示するための、いわゆるオーバー
ヘッドは、莫大であシ、列置実用に耐えない。また、各
演算命令の生成データを、それを必要とするすべての命
令のオペランドアドレス位置に転送するのも、メモリア
ゲセス量の増大を招き、処理速度の低下をきたす。
〔発明の目的〕
本発明の目的は1、従来の逐次実行型装置において、オ
ーバーヘッドその他に基因する処理能力の低下を最小限
に抑え1.実用的で汎用性のちるデータ駆動型制御を実
現することにある。
〔発明の概要〕
逐次実行型装置にソフトウェア開発上の難点があること
は前に述べたが、それは、大規模で複雑なソフトウェア
の場合にいえるのであって、小規模(機械語で数百ステ
ップ程度以下)で独立したプログラムの場合には、はと
んど問題にならない。
本発明は、この点に着目して、比較的小規模で独立した
逐次実行型の処理プログラムモジュールを単位とし、か
ようなプログラムモジュールの相互間を、入出力データ
に関する情報を集約したテーブルに基づくデータ駆動型
制御で連結することにより、大規模なソフトウェアの構
築においてデータ駆動論理の利点を享受しようとするも
のである。
すなわち、逐次実行型やデータ処理装置において、前記
各処理プログラムモジュールに対応してテーブル(入出
力規定テーブル)を記憶装置内に用意し、ここに、その
処理プログラムモジュールのだめの入力データ入手先テ
ーブル指示部、入力データ準備状況表示部、出力通知先
テーブル指示部、出力データ格納部などを設ける。また
、入力データが全部揃ったテーブルを待機させておくキ
ュー(起動待合せキュー)を記憶装置内に用意する。
各処理プログラムモジュールは、起動されると、対応す
るテーブルを参照しつつ、そこに指示された入手先テー
ブルから入力データを読出し、逐次実行形式で所定の処
理を行りつて、その結果の出力データを前記対応するテ
ーブルの所定格納部に書込む。そうして、実行制御プロ
グラムは、前記対応するテーブルを参照して、前記処理
結果の出力データについて指定された出力通知先テーブ
ルの入力データ準備状況表示部に、対応する入力データ
が準備されたことを表示する。実行制御プログラムは、
また、所要人力データが全部揃ったテーブルを前記キュ
ーの末尾に登録し、かつ、同キュー内で待機中のテーブ
ルを先頭から順次取出して、対応する処理プログラムモ
ジュールを起動する。
所要人力データ中に定数などの既知データがあれば、そ
のデータ自体をテーブルに′格納する。このように入力
データに複数の種類(例えばデータ自体とアドレス)が
あるときは、テーブル中にその種別を表示しておく、ま
た、条件によって出力通知先が異なる場合には、出力デ
ータの格納と共にそれが有効であることを表示し、この
表示があるものについてのみ出力通知処理を行なう。
この制御方法は、単一の逐次実行型処理装置で実行する
こともできるが、実行制御用と処理用に各別の逐次実行
型処理ユニットを設けてもよく、この場合、処理用のユ
斗ットを複数個設けるとともに、テーブルとキューも各
処理用ユニット対応に設けてもよい。そして、いずれの
装置構成をとるにしても、処理プログラムモジュール群
と実行制御プログラムの少くとも一部を他の情報の記憶
手段よシも高速な記憶手段に収容することによシ、経済
的に高速化ができる。また、同じく、テーブルの内容に
は、固定的な情報(入力データ入手先、出力通知先など
)と可変情報(入力データ準備状況、出力データ)とが
あるので、前者は読出専用メモリに収容することができ
る。
〔発明の実施例〕
第1図は、本発明の制御方法を実施するためのデτり処
理装置の一例を示す。この装置は、大別して、データ処
理用の処理ユニット10と、データ駆動型制御のための
入出力規定テーブル用メモリ20と、実行制御用の処理
ユニレト30と、起動待合せキュー用メモリ40とから
なる。
データ処理用処理ユニット10は、逐次実行型プロセッ
サ10−1と、複数の小規模で独立した処理プログラム
モジュールを格納したメモリ10−2と、実行制御用処
理ユニット30と通信するためのインタフェース回路1
0−3と、これらを・結ぶプロセッサバス10−4とか
らなる。入出力規定テーブル用メモリ20は、前記処理
プログラムモジュールのそれぞれに対応して、プログラ
ム同定情報(プログラム番号、先頭アドレス等)、入力
データ準備状況表示情報、入力データ指示情報(アドレ
ス又はリテラル)、出力データ格納領域、出力通知先指
示情報その他からなる入出力規定テーブル20−1を提
供する。実行制御用処理ユニット30は、逐次実行型プ
ロセッサ30−1と、実行制御プログラムを格納したメ
モリ30−2と、データ処理用処理ユニシト10と通信
するだめのインタ2’ 、I−=ス回路30−3と、こ
れらを接続するプロセッサバス30−4とからなる。な
お、このプロセッサバス30−4とデータ処理用処理ユ
ニットのプロセッサバス10−4は、入出力規定テーブ
ル用メモリ20にも接続されている。
起動待合せキュー用メモリ40は、実行制御用処理ユニ
ットのプロセッサバス30−4にi続すi、入力データ
の準備が整ったプログラムモジュールに対応する入出力
規定テーブルのアドレスを、FIFO形式で登録する起
動待合せキュー4〇−1を提供する。
全体の動作を概説すれば、実行制御用処理ユニット30
は、入出力規定テーブル20−1を走査し、全入力デー
タの準備が整っているテーブルを発見したら、そのテー
ブルのアドレスを起動待合せキュー40−1の末尾に登
録する。全テーブルの走査が終ると、実行制御処理ユニ
ット30は、起動待合せキュー40−1の先頭にあるテ
ーブルアドレスを取出して、当該テーブルから対応する
処理プログラムモジュールの同定情報を読出し、それを
、当該テーブルのアドレスと共に、インタフェース回路
30−3経由で、データ処理用処理ユニツ)10に送る
。これらをインクフェース回路10−3経由で受取ると
、データ処理用処理ユニット10は、その処理プログラ
ムを、対応する入出力規定テーブル20−1を参照しつ
つ、そこに指示された入力データを用いて実行して、出
力データを同テーブル中の所定領域に書込み、しかる後
、インタフェース回路10−3を経て、実行側。
御用処理ユニット30に処理の完了を報告する。
実行制御用処理ユニット30は、この報告をインタフェ
ース回路30−3経由で受取ると、実行制御プログラム
を起動し、対応する入出力規定テーブル20−1を調べ
、そこに指示されたすべての出力通知先の入出力規定テ
ーブルに対して、それらの入力データ準備状況表示をリ
セットする。そして、実行制御用処理ユニット30は、
全入力データの完備した処理プログラムモジュールがあ
れば、それを起動待合せキュー40−1に登録する。
第2図は、1台の逐次実行型プロセッサ51と、処理プ
ログラム用メモリ11と、入出力規定テーブル用メモリ
21と、実行制御プログラム用メモリ31と、起動待合
せキュー用メモリ41とが、プロセッサバス61で相互
接続された装置であって、この構成の装置によっても、
プロセッサ51が処理プログラムと実行制御プログラム
を交互に実行することによシ、前記と同様なデータ駆動
型制御を実現することができる。また、これらのメモリ
11〜41の内容を単一の記憶装置の各領域に収容する
ことも、もちろん可能である。
以下、更に細部の説明をする。第3図は、本発明が適用
される簡単なデータ駆動型プログラムの例である。これ
は、全体としては、入力データA及びBに対しである処
理を施して、結果の出力デ−タCを得るプログラムでち
る。その処理の内容は、小規模な独立した処理プログラ
ムモジュールFl、F2及びF3の組合わせによって表
わされ、各処理プログラムモジュールの間のデータの授
受関係は、矢印線で表わされる。各処理プログラムモジ
ュールFl−Fsの中味は、通常の逐次実行型プログラ
ムによシ実現されるが、それらの実行は、それらに必要
な入力データのすべてが揃ったことに応して起動され、
通常の逐次実行型プログラムとは違って、プログラムカ
ウンタの指示やプログラムの記述順(あるいは格納位置
)によることはない。すなわち、処理プログラムモジュ
ールFlは、入力データAが存在しさえすれば直ちに実
行に移されるが、F2は、入力データBの存在に加えて
、F+がその出力りを生成し終ったことによって起動さ
れる。更に、F3は、FIが出力データDを生成し、か
つ、F2が出力データEを生成し終ったことによって、
はじめて起動される。
各処理プログラムモジュール間における入出力データの
授受を仲介する場が、入出力規定テーブルで−あって、
第4図はその構成の一例を示す。1つの処理プログラム
モジュールに対する入出力規定テーブル200は、起動
待合せキューを形成すダラム名、同番号、先頭アドレス
等)202、入力データ数203、入力データの準備状
況を示す入力状況表示204、出力データ数205、入
力データの種別206、入力データの指示(リテラルデ
ータ又はアドレス)207、出力データの有効性表示2
08、出力通知先数209、出力データ格納部210及
び出力通知先の指示211の諸憤域を含む。206と2
07の組は、そのプログラムが必要とする入力データの
数だけ設けられ、また、211は当該出力の通知先の数
だけ設けられるとともに、208〜211の組は、その
プログラムによって生成される全出力データの数だけ設
けられる。
リンケージポインタ201と出力データ有効性表示20
8については、後で説明する。同定情報202、入力デ
ータ数203、出力データ数205及び出力データ格納
部210については説明を要しないであろう。入力状況
表示204は、この実施例では、各入力データに1ビツ
トずつ割当てられた一群のフラグビットを保持し、その
1″は対応する入力データが未完であることを表わし、
0”はそれが既に生成されていることを表わすが、後述
するように、他の形式゛とすることもできる。入力デー
タ種別206は、1ビツトのフラグであって、当該入力
データが予め知られている固定データ(例えば定数)の
場合は0°′で、他のプログラムの出力データである場
合はW I IIとなる。そして、前者の場合には、入
力データ指示207にそのデータ自体が予め書込まれて
おシ、後者の場合には、そのデータが読取られるべきア
゛ドレス(すなわち、そのデータを生成する処理プログ
ラムモジュールに対応する入出力規定テーブルの領域2
10)が書込まれている。出力通知先数2”0.9には
、当該出力データを入力データとして必要゛とする処理
プログラムモジュールの個数が格納されておシ、そして
、出力通知先指示211には、前記出力通知先プログラ
ムモジュールに対応する入出力規定テーブルのアドレス
、詳しくいえばその入力状況表示204の対応ビット位
置が、書込まれている。なお、これらの情報は、201
゜204.208及び210を除ぎ、すべてのプログラ
ミングの段階で決定されている固定情報である。
例として、第3図のデータ駆動型プログラムのだめの入
出力規定テーブルを第5図に示す。第1処理プログラム
モジユール(以下混乱を生じる恐れのない限゛シ単にプ
ログラムと略記する)Flの入力データは予め与えられ
たΔ(リテラル)のみであシ、そして、出力データは、
Dのみであるが、プログラムF2の第1人力データ及び
プログクズF3の第1人力データとして使用されるもの
である。したがって、プログラムF1の入出力規定テー
ブルFITBLにおいて、プログラム番号(202)=
1、入力データ数(203)=1゜入力状況表示(20
4)の初期値=“oooooooo°′、出力データ数
(205)=1、第1人力データ種別(206)=″′
0”、第1人力データ指示(207)=  A  (リ
アフル)、第1出力データの出力通知先数(209)=
2、同出力通知先(211−)=F2TBLアドレス及
びF3TBLアドレス、となっている。
第2プログラムF2については、第1人力データがプロ
グラムFlの出力データで、第2人力データが予め与え
られfcB(’Jチラル)であシ、そして、出力データ
は、その数が1で、プログラムF3の第2人力データと
して使用される。したがって、プログラムF2の入出力
規定テーブルF 2 ’I’ BLにおいては、プログ
ラム番号(202)=2、入力データ数(203)=2
、入力状況表示(204)の初期値= ” 00000
001”、出力デ゛−タ数(205)=1、第1人力デ
ータの種別(206)−′1″、第1人力データ指示(
207)=OUT11アドレス(F’1TBLの第1出
力データ格納部のアドレス)、第2人力データの種別(
206)=″0”、第2人力データ指示(207)==
 v B’ 1 (リテラル)、第1出力データの出力
通知先数(209)−’l、同出力通知先指示(211
)=F3TBLアドレス、となっている。
また、第3プログラムF3については、第1人力データ
がプログラムF1の出力データで、第2人力データがプ
ログラムF2の出力データで1、そして、出力データ数
は1である。なお、その出力データを入力データとして
使用するプログラムは、図示されていないが、n個ある
ものとする。
しだがって、プログラムF3の入出力規定テーブルF 
3. T E Lにおいては、プログラム番号(202
)=3、入力データ数(203)−2、入力状況表示(
204)の初期値−” 00000011 ” 、出力
データ数(205)=1、第1人力データの種別(20
6)−”1°″、第1人力データ指示(207)−OU
T11アドレス、第2人力データの種別(206)=”
l°゛、第2人力データ指示(207)=OUT21ア
ドレス(F2TBLの第1出力′データ格納部のアドレ
ス)、第1出力データの出力通知先数(20’9)=n
、同出力出力通知先指示11)=前記n個の入出力規定
テーブルの各アドレス、となっている。。
起動待合サキュー(40−1,41、以下41、で代表
する)は、通常のFIπOメモリで一向に差支えないが
、本実施例は、キューの構成を簡単なものにするために
、入出力規定テーブルのリンケージポインタ(第4図2
01)によってキューのリンクを行なう。第6図に示す
ように、起動待合せキュ−41自体は、ヘッドポインタ
401とテールポインタ402づみを備えているにすぎ
ない。ヘッドポインタ401は、キューの先頭にある入
出力規定テーブル(TBLI )2 [10−1のアド
レスを保持する。TBLIのリンケージポインタ201
−1は、キューに並ぶ次位の入出力規定テーブル(TB
L2 )のアドレスを保持し、以′下同様にして、キュ
ーの最後尾にある入出力規定テーブル(TBL3 )の
リンケージポインタ201−3は、それ以上のリンクが
ないことを表示すべく0°′を保持する。そして、起動
待合せキュー41内のテールポインタ402は、この最
後尾にある入出力規定テーブル(TBL3)のアドレス
を保持する。
キューからの取出しは、ヘッドポインタ401の内容を
読出すことによって行なわれ、その際に、ヘッドポイン
タ401の内容は、今読出された入出力規定テーブルの
リンケージポインタの内容(図示の例ではT13−L、
1に保持されていたTBL2アドレス)で置換される。
また、キューへの登録は、新しく登録しようとする入出
力規定テーブルのアドレスを、テールポインタ402と
、従来の最後尾にあった入出力規定テーブル(TBL3
 )のリンケージポインタ201−3との双方に書込む
ことによって行なわれ、同時に、新しく登録された入出
力規定テーブルのリンケージポインタをtl OIIに
する。
次に、第5図の入出力規定テーブルに従って第3図のプ
ログラムを実行する場合における、第2図の装置の動作
を説明する。プログラムF1に対応する入出力規定テー
ブルFITB1.は、その入力状況表示204がすべて
0”′で゛あるから、その入力データは既に完備してお
シ、シたがって、実行制御プログラム31は、まず、、
FITBLのアドレスを起動待合せキュー41に登録す
る(第7図70凡次いで、実行制御プログラム31は、
起動待合せキュー41のヘッドポインタ401を16(
7□)、ヤ。師。2゜4.□□1□7計のアドレス)を
読出しく72)、それに基づいて当該テーブルを参照す
ることにより、そのプログラム番号202から起動すべ
きプログラムがF+であることを知シ、プログラムF1
に制御を渡す(73)。プログラムF1は、外部からの
入力データをオペランドとして使用する際に、B”1T
BLを参照して、その入力データ数203が1で、入力
データ種別206が“′0°′であることがら、入力デ
ータが1個で、それは入力データ指示部207′に格納
されたデータ自体であることを知シ、そこマ   マ から A を読出して所定の演算を行ない、その結果で
あるvDvを、第1出力データ格納部210すなわち0
UTI 1に格納し、プログラムが終了すると、実行制
御プログラム31に制御を戻す(74)。
そこで、実行制御プログラム31は、今実行されたプロ
グラムF1に対応する入出力規定テーブルFITBLを
参照する。そして、その出力通知先指示211に従って
、F2TBL及びF3TBLの入力状況表示204にお
ける対応ビットをO11にリセットする(75)。そし
そ、入力状況表示204がすべて′”0°′となった入
出力規定テーブルがあれば、それ(この例ではF 2 
T B L ’)が起動待合せキュー41に登録される
(7o)。
なお、実行制御プログラム31は、起動待合せキュー4
1に登録された入出力規定テーブルがなくなったことを
検出すると(71)、全処理が終了したと判定して、各
入出力規定テーブルに対して、入力データ数203と入
カデニタ種別20’6の情報に基づき、入力状況表示2
04中で他のプログラムからの入力データに対応するピ
ントを′1゛″にセットして、初期状態を回復する。
入力状況表示204の別の形式として、それをカウンタ
とし、かつ、入力データ数203は、全入力データ数で
はなく、他のプログラムからの出力データのみの個数と
するとともに、この値を前記カウンタの初期値としてセ
ットし、これを出力通知処理によりカウントダウンして
、カウントが0になったことによシ入カデータが揃った
と判定するようにしてもよい。この方法によれば、前記
実施例の方法よシも、少いピント数で多数の入力データ
の準備状況を表示・判定することができる。
ところで、一般に、入力データが揃う順序はほぼ一定に
なるものであシ、特に、最後になる可能性があるものは
、特定の少数のデータに限られる場合が多い。このよう
な場合には、入力データ数203として最後になる可能
性がちるデータの個数を採用し、かつ、入力状況表示2
04の初期状態もそれに対応して設定して、一方、出力
通知先数209及び出力通知先指示211も、前記の最
後になる可能性があるもののみを対象にして設定しても
よい。この方法によれば、出力通知処理のだめのオーバ
ーヘッドを軽減することができる。
また、予め決められた条件によシ処理フローが分岐する
場合も多い。この場合、分岐した枝によって出力通知先
が異なるため、入出力規定テーブル中に分枝の数だけの
出力データ領域(第4図の一タ有効性表示208は、こ
のような場合のために設けられている。処理プログラム
は、出力データを出力データ格納部210に格納する時
に、対応する出力データ有効性表示208にn1″をセ
ットして、実行制御プログラムに制御を戻す。実行制御
プログラムは、第8図に示すように、出力データ数20
5の示す個数だけ出力データ領域を調査して、それらの
出力データ有効性表示208を調べ(ステップ91〜9
4)、出力データ有効性表示208が°1“′であるも
のについてのみ、出力通知処理を行えばよい(ステップ
95〜99)。
入出力規定テーブルに格納される情報には、前述のよう
に、固定したものと可変なものとがある。
そこで、これらを分離して、固定情報部分を読出専用メ
モリに収容する形態も可能である。第9図はその場合の
入出力規定テーブルの構成の一例を示し、固定情報部分
2.0OAは読出専用メ% IJに収容され、可変情報
部分200Bは通常の書込可能なメモ”りに収容される
。そして15両部分のリンケージを保つために、固定情
味部分20OAに、可変情報部分200Bのアドレスを
保持する領域220を設ける。その他の参照符号は第4
図の場合と同じ対象を示す。この形態は、汎用機には向
かないが、専用機(例えば電子交換機制御用)には好適
であって、読取専用メモリを用い庭ことによシ、信頼性
が向上し、かつ、高速化も期待できる。
第1図の装置構成を発展させた形態を第10図応して、
入出力規定テーブル20−1、起動待合せキュー40−
1及び実行制御用処理ユニットのインタフェース回路3
0−3も、A、B及びCの3組を用意したものである。
実行制御用処理ユニット30は、入出力規定テーブル2
O−IA、B。
Cを順次調べて1.入力データが全部揃ったテーブルを
発見したならば、それを起動待合せキュー4O−IA、
B、’Cの対応するものに登録する。
データ処理用処理ユニツl−10−IA、 B、 、C
(7)それぞれの動作状態を表示するインジケータ3〇
−5を設け、実行制御量処理−=ソト30は、ろる入出
力規定テーブルにつき出力通知処理を終了したら、この
インジケータ30−5を参照して、動作中でないデータ
処理用処理ユニットに対応する起動待合せキューから入
出力規定テーブルを1つ取シ出して、当該処理ユニット
を起動するとともに、インジケータ30−5の対応する
表示をセットする。この表示は、当該処理ユニットから
処理完了の報告があった時にリセットされる。々お、3
台に限らず、任意台数のデータ処理用処理ユニットを設
けることができるのは、いうまでもない。
更に、装置構成上の他の変形として、速度によるメモリ
の使い分けも有効である。第11図はその一例を示し、
これは、実行制御プログラム11−1とデータ処理プロ
グラム群11−2を1つのブロック11−5とし、起動
待合せキュー11−3と入出力規定テーブル11−4を
他のブロック11−6としたものである。電子交換機制
御用のソフトウェアを例にとる)と、両ブロックの総メ
モリ量は2メガバイト程度となるが、その内、ブロック
11−5は約40キロバイトで、これは全体の約2%に
すぎ々い。他方、1ラウンドの処理に要するダイナミッ
クステップ数では、全体で約40キロステツプの内、ブ
ロック11−5が約20〜25キロステツプを占める。
この傾向は一般にも見られるものである。そこで、前記
のようにブロック分けを行なって、ブロック11−5に
可及的高速の記憶装置を用いる。こうすれば、メモリの
僅か2%の部分を高速化することによシ、処理の60%
を高速化することができるから、効果的である。なお、
処理プログラム群11−2の全部でなく、その内で使用
頻度の高いもののみを高速ブロック11−5に収容して
もよい。
〔発明の効果〕
本発明によれば、ハードウェアについての特段の変更を
要せずに、従来の逐次実行型処理装置によってデータ駆
動型プログラムを実行することができ、プログラム各部
の入出力条件及び起動条件が明解で、しかも、それらの
実行順序がそれらの記述順序によらないという、データ
駆動制御節の利点を実質上享受することができる。その
結果、ソフトウェアの開発、デバッグ、変更などが容易
になシ、籍に、難題の多い大規模なソフトウェアの生産
性の向上に寄与するところ大である。
【図面の簡単な説明】
第1図は本発明によるデータ処理装置の一実施例のブロ
ックダイヤグラム、第2図は別の実施例のブロックダイ
ヤグラム、第3図はデータ駆動型プログラムの一例のプ
ログラムチャート、第4図は入出力規定テーブルの構成
図、第5図は第3図に示されたプログラムにおける入出
力規定テーブルの相互関係図、第6図は起動待合せキュ
ーの模式図、第7図は実行制御処理のフローチャート、
第8図は出力通知処理のフローチャート、第9図は入出
力規定テーブルの別の例の構成図、第10図及び第11
図は本発明の更に別の装置構成を示すブロックダイヤグ
ラムである。 10・・・データ処理用処理ユニット、10−1出遅次
実行型プロセッ写、to−2・・・データ処理プログラ
ムメモリ、10−3・・・インタフェース回路、20−
1・・・入出力規定テーブル、30・・・実行制御用処
理ユニット、、30−1・・・逐次実行型プロセッサ、
30−2・・・実行制御プログラムメモリ、30゛′−
3・・・インタスニース回路、40−1・・・起動待合
せキュー。

Claims (1)

  1. 【特許請求の範囲】 1、逐次実行型プロセッサ及び処理プログラムモジュー
    ル群とテーブル群とキューとを格納した記憶手段を備え
    たデータ処理装置において、前記テーブルにより各処理
    プログラムモジュール対応に入力データ入手先テーブル
    と出力通知先テーブルを指示し、起動された処理プログ
    ラムモジュールには対応するテーブルの前記指示に従っ
    て入力データを入手させるとともに処理結果の出力デー
    タを同テーブルの所定位置に書込ませ、そして、前記処
    理結果の出力データについて指示された通知先テーブル
    中に対応する入力データが準備されたことを表示し、所
    要全入力データが準備されたテーブルを前記キューの末
    尾に登録し、同キュー内で待機中のテーブルを順次取出
    して対応する処理プログラムモジュールを起動すること
    を特徴とする、データ処理装置の制御方法。 2、特許請求の範囲1において、既知の入力データにつ
    いてはテーブル中にそのデータ自体を保持させるととも
    に、各入力データの種別を表示することを特徴とする、
    データ処理装置の制御方法。 3、特許請求の範囲1及び2において、処理プログラム
    モジュールが処理結果の出力データを対応するテーブル
    の所定位置に書込むときに、併せてその出力データが有
    効であることを同テーブル中に表示させ、対応する入力
    データの準備表示処理を前記有効表示がなされている出
    力データについて行なうことを特徴とする、データ処理
    装置の制御方法。 4、処理プログラムモジュール群記憶手段、各処理プロ
    グラムモジュール対応に入力データ入手先テーブル指示
    領域と入力データ準備状況表示領域と出力通知先テーブ
    ル指示領域と出力データ格納領域とを有するテーブル記
    憶手段、所要全入力データが準備されたテーブルを登録
    して起動すべきテーブルを前記登録順に供給するキュー
    記憶手段、実行制御プログラム記憶手段、及び前記処理
    プログラムモジュールの制御の下に前記テーブルの指示
    する入力データに対して所定の処理を行なってその出力
    データを同テーブルの所定領域に書込み、かつ、前記実
    行制御プログラムの制御の下に前記処理の結果の出力デ
    ータについて対応するテーブルが指示する出力通知先テ
    ーブルの所定表示領域に入力データが準備されたことを
    表示するとともに前記キューに対するテーブルの登録と
    同キューから供給されるテーブルに対応する処理プログ
    ラムモジュールの起動を制御する逐次実行型プロセッサ
    を備えたことを特徴とする、データ処理装置。 5、特許請求の範囲4において、この処理プログラムモ
    ジュール群記憶手段と実行制御プログラム記憶手段の少
    くとも一部が他の記憶手段よりも高速であることを特徴
    とする、データ処理装置。 6、特許請求の範囲4及び5において、そのテーブル記
    憶手段が入力データ入手先テーブル指示領域及び出力通
    知先テーブル指示領域を含む読出専用記憶手段と、入力
    データ準備状況表示領域及び出力データ格納領域を含む
    書込可能記憶手段とからなることを特徴とする、データ
    処理装置。 7、各処理プログラムモジュール対応に入力データ入手
    先テーブル指示領域と入力データ準備状況表示領域と出
    力通知先テーブル指示領域と出力データ格納領域とを有
    する少くとも1つのテーブル記憶手段、所要全入力デー
    タが準備されたテーブルを登録して起動すべきテーブル
    を前記登録順に供給する少くとも1つのキュー記憶手段
    、処理プログラムモジュール群記憶手段と各処理プログ
    ラムモジュールの制御の下に前記テーブルの指示する入
    力データに対して所定の処理を行なってその出力データ
    を同テーブルの所定領域に書込む逐次実行型プロセッサ
    とを含み前記テーブル記憶手段及びキュー記憶手段対応
    に設けられた少くとも1つの処理ユニット、実行制御プ
    ログラム記憶手段とこの実行制御プログラムの制御の下
    に前記処理ユニットによる処理の結果の出力データにつ
    いて対応するテーブルが指示する出力通知先テーブルの
    所定表示領域に入力データが準備されたことを表示する
    とともに前記キューに対するテーブルの登録と同キュー
    から供給されるテーブルに対応する処理プログラムモジ
    ュールの起動を制御する逐次実行型プロセッサとを含む
    実行制御ユニット、及び両ユニット間における制御情報
    授受手段を備えたことを特徴とする、データ処理装置。 8、特許請求の範囲7において、その処理プログラムモ
    ジュール群記憶手段と実行制御プログラム記憶手段の少
    くとも一部が他の記憶手段よりも高速であることを特徴
    とする、データ処理装置。 9、特許請求の範囲7及び8において、そのデーブル記
    憶手段が、入力データ入手先テーブル指示領域及び出力
    通知先テーブル指示領域を含む読出専用記憶手段と、入
    力データ準備状況表示領域及び出力データ格納領域を含
    む書込可能記憶手段とからなることを特徴とする、デー
    タ処理装置。
JP59142283A 1984-07-11 1984-07-11 デ−タ処理装置の制御方法及びそのためのデ−タ処理装置 Expired - Lifetime JPH0632055B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP59142283A JPH0632055B2 (ja) 1984-07-11 1984-07-11 デ−タ処理装置の制御方法及びそのためのデ−タ処理装置
US07/753,852 US4901274A (en) 1984-07-11 1985-07-11 Method and system for data driven information processing
DE8585108647T DE3584324D1 (de) 1984-07-11 1985-07-11 Datenflussgesteuertes informationsverarbeitungsverfahren und -system.
EP85108647A EP0168054B1 (en) 1984-07-11 1985-07-11 Method and system for data driven information processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59142283A JPH0632055B2 (ja) 1984-07-11 1984-07-11 デ−タ処理装置の制御方法及びそのためのデ−タ処理装置

Publications (2)

Publication Number Publication Date
JPS6123239A true JPS6123239A (ja) 1986-01-31
JPH0632055B2 JPH0632055B2 (ja) 1994-04-27

Family

ID=15311765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59142283A Expired - Lifetime JPH0632055B2 (ja) 1984-07-11 1984-07-11 デ−タ処理装置の制御方法及びそのためのデ−タ処理装置

Country Status (1)

Country Link
JP (1) JPH0632055B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185873A (en) * 1988-02-19 1993-02-09 Hitachi, Ltd. Control system with flag indicating two or less data inputs and counter indicating two or more controlling data driven execution method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57111747A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Search sequence control system
JPS57143641A (en) * 1981-03-03 1982-09-04 Nippon Telegr & Teleph Corp <Ntt> Information processing device
JPS58155458A (ja) * 1982-03-12 1983-09-16 Toshiba Corp 計算機装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57111747A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Search sequence control system
JPS57143641A (en) * 1981-03-03 1982-09-04 Nippon Telegr & Teleph Corp <Ntt> Information processing device
JPS58155458A (ja) * 1982-03-12 1983-09-16 Toshiba Corp 計算機装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185873A (en) * 1988-02-19 1993-02-09 Hitachi, Ltd. Control system with flag indicating two or less data inputs and counter indicating two or more controlling data driven execution method

Also Published As

Publication number Publication date
JPH0632055B2 (ja) 1994-04-27

Similar Documents

Publication Publication Date Title
US3854126A (en) Circuit for converting virtual addresses into physical addresses
JPH0690682B2 (ja) マルチプロセツサシステムの障害処理方式
US4901274A (en) Method and system for data driven information processing
JPS6123239A (ja) デ−タ処理装置の制御方法及びそのためのデ−タ処理装置
JPS61224051A (ja) バッファメモリ制御方法
JPS61123937A (ja) データ処理装置のデータ駆動型制御方式
JPS6236258B2 (ja)
JPH04181454A (ja) データアクセス制御装置
JP2531209B2 (ja) チャネル装置
JPS6214242A (ja) 変数履歴記録方式
JPH02240734A (ja) 情報処理装置
JPH01222376A (ja) 緩衝記憶装置
JPH02136949A (ja) 入出力制御装置
JPS61198334A (ja) 命令分割処理方式
JPS62159238A (ja) デ−タ処理装置のデ−タ駆動型制御方式
JPS63137358A (ja) デ−タ処理装置
JPS58203562A (ja) メモリ管理方式
JPH02127743A (ja) メモリ制御方式
JPS63157255A (ja) 情報処理装置
JPS63124149A (ja) プロセッサ
JPS5810248A (ja) 状態履歴記憶方式
JPH01188959A (ja) 情報履歴記憶装置
JPH0259836A (ja) データ処理方式
JPS59140567A (ja) 情報処理装置
JPS6243746A (ja) タグ付デ−タ制御方式

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term