JPS58155458A - 計算機装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はデータフロー処理方式の計算機装置に関する。

〔発明の技術的背景〕

かつて、ペンシルバニア大学のフォノ９フ４フフ氏がコ
ンピュータ構造についての１内蔵プログラム方式’ｏｎ
言を１９４５年に行なった。

これは、プログラムとデータが共にメインメモリに入る
方式で、それまでの外部プログラム方式に比べ、コンピ
ュータＯ＠Ａ鱈と汎用性は飛躍的蕃こ向上した。その後
、電子ｍｍ１ｌｌ＆上の進歩並びにアーキテタデャ上Ｏ
改曽、例えばデャンネルＯ導入、パイプライン処還、キ
ャッシュメモリ、仮想メモリ等の技術に支えられてコン
ピュータは著しい発展を遂げている。しかしながら、コ
ンピュータ研究者の一部にはこのようなコンピュータ角
層の永続性に疑問をいだく人々がでてきた。そＯ理由６
１つは、性能向上を支えてきた電子回路部品の改善（ゲ
ートのスイッデング時間の改善）の物理的限界の認識で
ある。

もう１つのより深刻な理由は、「ソフトウェア危機」で
示されるソフトウェア上の各種の問題の発生にある。こ
のような１ｌＷＩ＆において、はっきりしたことはノイ
マン型コンピュータの基本根本原因があるということで
ある。

つまり、現状のノイマン型コンピュータにおいては、Ｃ
ＰＵ（中央処理装置）で処理されるものには真に処理の
対象となるデータＩＩ（ＤＩだけでなく、これら処理対
象のデータ１１（Ｄ）を処理するための命令語（Ｉｌや
、データＩＩ（２）のアドレスを生成するためのアドレ
ス生成用データ（ムＤ）というような真の処理対象とは
関係のないものもある。しかも、これらのデータがＣＰ
Ｕとメモリとの間で１本のバスを介してしか結合されて
いない。このため、上記アドレス生成用データ（ムＤ）
をＣＰＵに読み出すための命令（Ｉｌ）が必要となる。

このように、真の処理の対象となるデータ語以外の多く
のデータ（命令語やアドレス生成情報）が１本のチュー
ブ（バス）を流れる点にボルトネックが存在する。もう
１つは、１つのプログラムカウンタによって処理のシー
ケスが規定される点に問題がある。処理すべ傘アルゴリ
ズムは、シングｌし・コントロール・フロー・ストリー
ムによってプログラムされなければならない。命令レベ
ルの並列実行可能性を基本的に持たないことを意味して
いる。さらにこのことは、順序制御命令（分線命令など
）を用いて謀りな（プログラムの流れ（コントロール・
フロー）を記述しなければならないことを意味している
。

以上の様な問題点を静流するアーキテクデャ構簗の基本
は、コントロールではなくデータのフロー（流れ）に基
づく処理である。これを実現するシステムとしてデータ
フローマシンがあり、その−例としてＭ１丁（マナデュ
ーセンン工科大学）のデニス氏らが研究を進めている装
置の４１１５！Ｅを第１１］！に示す。いま、演算子の
内部接続を表現するデータフローグラフ（プログラム）
がたとえば第ＺＳａのように数値 Ｉｎ（ｘ＋ｙ）　−（ｘ−ｙ）で表わされるものとする
。

ここでたとえば加算演算子に関するアクティビイティ・
テンプレートは第３図のように示され、したがって、第
２図のプログラムのアクティビイティ・テンプレートで
の表現は第４図のようになる。而して、第１図において
、プログラムは第４図のようなアクティビイティ・テン
プレートをポインタで連結した構造にしてアクティビイ
ティ・ストアｌの中に保持される。アンプデート２は、
オペレーションユニット（演算ユニット群）１から送ら
れてきた実行結果（リザルトパケット）を次のアクティ
ビイティ（演算）のオペランドとしてアクティビイティ
・ストア１中の該当するテンプレートへ書き込む。同時
に、アンプデート２は、そのテンプレートのアクティビ
イティが実行可能になったか（即ち全第４ランドが揃っ
たか）否かを判定する。判定の結果、奥行可能な場合に
はそのテンプレートのアドレスをインストラクションキ
ュー（命令キュー）４へ送り込む。フェッテ５は、実行
可能なアクティビイティをインストラクションキュー４
から取り出し、アクティビイティストアｌのデータを見
てオペレーション・パケット（演算パケット）を形成し
て前記オペレーションユニット１へ送る。

〔背景技術の問題点〕

上述したようなデータフロー処理は、数値演算〈適用す
るには嵐いが、回路シミュレーションなどに適用するに
は問題が起る。すなわち、回路には必ず遅延があるが、
上記データフロー処理は遍延処場のことが考慮されてな
く、種々不都合が生じる可能性がある。

〔発明の目的〕

本発明は、上記の事情に鑑みてなされたもので、入力と
出力とがある種のアルゴリズムで記述されるような関数
蓋プログラムをデータフロー０考え方で高速に処理する
ことが可能であり、遅延処理を含むデータフロー処理を
高速に行なうことが可能な計算機装置を提供するもので
あるＯ 〔発明の概要〕 すなわち本発明は、カレントイベントスタ７りから取り
出された現在のイベントに基いてデータフローメモリに
おけるデータフローの出力をプロパゲーションキュー回
路に転送し、上記プロパゲーションキュー回路からパケ
ットを取り出して飾紀データフローにしたがってその出
力が接続されているモジュール名およびその入力序列を
モジュールパケットとしてモジュールキュー回路に転送
し、上記モジュールキー回路からパケットを取り出して
パケット内のモジュールを実行するための準備を行なっ
てプロセッサユニットにより処理ｔ＊行し、この処理の
終了後に処理結果番こよりフユーデャイベントを生成し
てタイムキュー回路に転送し、このタイムキュー回路の
イベントが消えるまで帥記カレントイベントスタックヘ
プッシュし、このカレントイベントスタックから現在の
イベント管取り出すようにタイムアドバンス制御を行な
うものである。従って、前記フユーデャイベントの生成
時に遅延処理を行なうことによって、遅延処理を含むデ
ータフロー処理が可能になる。

〔発明の実施例〕

以下、図面を参照して本発明の一実施例を詳細に説明す
る。第Ｓ図において、１１はデータフローメモリであっ
て、たとえば第６図に示すようにアクティビイティ・テ
ンプレートをポインタで連結したデータフロー表現によ
るプログラムを格納している。１１はタイムアドバンス
およびアンプデート回踏であり、たとえばクロックとか
タイマ出力によりデータフローにおける各動作の進行を
制御するタイムアドバンス機能、および前記データフロ
ーメモリ１１のデータフロー出力値をアップデート（更
新）させるアンプデート機能、およびプロパゲーション
（伝搬または転送）キュー回路ＩＪにプロパゲーション
パケットを転送する機能を有する。なお、上記プロパゲ
ーションキュー回路１１および後述の各キュー回路は、
ＦＩＦＯ（ｆｌｒｓｔ　１ｎｆｉｒｓｔ　ｏａｔ　）方
式のバッファメモリが用Ｇ）られている。プロパゲーシ
ョン回路１４は、上記プロパゲーションキュー回路１１
からプロパゲーションパケットを取り出し、データフロ
ーメモリ１１のデータフロー表現にしたがって上記パケ
ットが接続されているモジュール名とその入力序列をモ
ジュールパケットとしてモジュールキュー回路Ｚｊに転
送するものである。エバリュエイション（評価）回路１
６は、上記モジュールキュー回路１５よりモジュールパ
ケットを敗り出してパケット内のモジュールを実行する
ための準備を行なう。１　Ｆ、　ｗ　１１ｍ　、　１　
ｒＳ’ｗｌ１ｍ’はそれぞれ１ビツトのフリップフロッ
プ回路、ｌｌ１１〜１ａｙｓ　は上記フリップフロップ
回路１１゜〜１ｒｔｓ＊ｒｒ、’〜１７ｍ’の各出力の
論理積をとる論理積回路、ＩＩ、ｗｌｍｍは上記論理積
回路１８１〜１１！ｌの出力がスタート入力となるプロ
セッサユニット、ｇｏ、〜２０謙および２１．〜ｊＪａ
ｚは上記プロセッサユニット１９．−１９ｍに対応して
設けられたローカルメモリおよびビジーフラッグ回路で
ある。スケジューリング回路２１は、帥紀各プロセッサ
ユニットＩＩＩ、〜１９ｍで生成された結果より将来の
イベント（フユーテヤイベント）を生成するｔのであり
、このスケジュール処理はファームウェアあるいはノ１
−ドウエアあるいはソフトウェアにより奥行８れるもの
であって遅延を含む処理も可能であるが、加減乗除等の
演算処理Ｏ鳩舎は遅延が零である・タイムキュー回路１
１は、上記スケジューりンダ回路１１からツユ−チャイ
ベントが転送され、餉紀９イムアドバンスおよびアンプ
デート回路ＩＩからの制御に基いて上記イベントをカレ
ント（現在）イベントスタッタ１４にブツシュするもの
である。こＯカレントイベントスタック１４のイベント
は、鎗記タイムアドバンスおよびアンプデート回路ＩＳ
によりて蹴り出されるようになっている。

次に、上記構成に貧ける動作を第６図を参照して説明す
る。先ず、スケジューリング回路２１から入力値１．１
がタイムキュー−路１１に順次セット８れる。さらに、
このタイムキュー回路２１のイベントが―紀タイムアド
バンスおよびアップデート−賂Ｏｗ御に轟いてカレンし
て、タイムアドバンスおよびアンプデート回路１１によ
り時間が進められ、前記カレントイベントスタック１−
内のカレントイベントが取り出されてイベントが生じ、
データフローメモリＸＸＯアタテイビイテイテンプレー
ト内の出力値の更新が行なわれ、さらにプロパゲーショ
ンパケットがプロパゲーションキュー回路１１にプロシ
ュ８れる。このグロパグーションバケツ）０内容は出力
名であり、第６図に示すリスト構造のテーブルにおいて
はＡＤＤ・ｕ％　（加算出力）　、　８ＵＢ　ｏｔｓｔ
　（減算出力）である。プロパゲーション回路１．４は
、プロパゲーションキュー回路１１内のプロパゲーショ
ンパケットを取り出して、そのパケット内の出力名に和
尚する出力が接続されているデータフローメモリ１１の
テンプレートのモジュール名と入力序列（第６図の鳩舎
はＭＵＬと１−１ｎｐｕｔ　＊　２　ａｄ　１ｎｐｓｓ
ｔ）をパケットとしてモジュールキュー回路１１ｉ４Ｃ
送る。このようにプロパゲーションキュー回路ＩＩＩ、
グロパグーシ１ン回路１４、モジュールキュー回路１５
によって実行時間が短かい手続を行なう。

一方、エバリュエイシ曹ン回路ｌ−は前記モジュールキ
ュー回路ｘｉからパケットを取り出し、ビジーフラッグ
回路１１１１　＃　ｊｌ＋ａｓ　ｔテストしてプロセッ
サユニットＩＩｍ〜１９ｍ０うちのアイドル状層のもの
を見つける。そして、見つけたらフリップフロップ回路
ｔｒ１〜１ｒ鴇、Ｉ’ｌ、’〜１１論Ｉ　のうち入力序
列にＳ＊するフリップフロップ回路をセットして入力準
備状態にする。

すなわち、上記フリップフロップ回路１１１〜ｘｒｍ、
１１．’ｍ１ｒｄは、対応するプロセッサユニットｌ＃
１０入力がファイア秋Ｓ（データが入力した活性化状１
ｍ）になったか否かを示すための％Ｏ′ｃある。また、
−記エバリュエイション回路１＃は、ファイア状態のプ
ロセッサユニット１＃量に対応するローカルメモリ１０
Ｍにデータ入力値（第６１１１のデータフローＱ鳩舎は
加算処理データ、減算処理データ）を順次転送する。そ
して、プロセッナユニットｘｔｚｌｔ対応する入力側Ｏ
フリップフロップ回路１１Ｋ。

ｘｙｔ’ｏセットが完了して対応する論理積回路１＃魚
からスタート信号が与えられると処理を奥行し、対応す
るビジーフラッグ回路ｊＪｉにビジーフラッグを立てる
。このように、全入力がファイア−状態になることによ
って起動がかけられたプロセッサユニット１　＃　ｉ　
カ七〇４６１１１を終了すると、スケジューリング回路
１２が起動され、ビジーフラッグ回路２１Ｋがリセット
されると共に７ユーデヤイベントが生成されてタイムキ
ュー回路ＩＪに送られる。このフユーデャイベントの内
容は出力名と出力値である。

そして、以上のような処理がイベントが消えるまで続け
られる。

上述したような計算機装置によれば、人出と出力とがあ
る種のアルゴリズムで起述されるような関数型プロダラ
ムをデータフローの考え方で処理することができるもの
であり、ＦＩＦＯ方式のキュー回路を用いて多重度のパ
イプライン処理を行なっているＯで高速処理が可能とな
っている。また、プロセンナユニットとして既製のマイ
クロプロセッサをマルチ方式、すなワチ複数個のマイク
ロプロセッサを個別に用いることにより、高速で安価な
計算機システムの構業が可能になる。また、スケジュー
リング回路により遅延を含む処理が可能になっているの
で、数値演算だけでなく回路シミュレーションなどに適
用することが可能である。

〔発明の効果］ 本発明は上述したように遅延処理を含むデータフロー処
理を高速に行なうことができ、数値演算だけでなく回路
シミュレーションなどに適用可能な計算機装置を提供す
ることができる。

【図面の簡単な説明】

第１図は従来のデータフロー処理方式の計算機装置を示
す構成説明図、第２図はデータフローグラフの一例を示
す図、第３図は第２図のアクティビイティ・テンプレー
トの一部を取り出して示す図、第４図は第２図をアクテ
ィビイティ・テンプレート表現により表わした図、第５
図は本発明に係る計算機装置の一実施例を示す構成説明
図、Ｉｌ６図は第５図のデータフローメモリに格納され
たデータフローグラフの一例を示す図である。 １１データフローメモリ、１２・・・タイムアドバンス
およびアンプデート回路、１１・・・プロパゲーション
キュー回路、１４・・・プロパゲーション回路、Ｉｌ・
・・モジュールキュー回路、１６・・−エバリュエイシ
ョン回路、ｔ’１ｍ−ｘｒｒｎ、１１１’ｗ１１鳳′…
フリップフロップ回路、１Ｂ、＃ｌａｍ・−・論理積回
路、１９．〜１９ｒｍ”・プロセッサユニット、ｚＯ１
〜ｊ＃ｍ…ローカルメモリ、２１．＝２１ｍ＝ビジーフ
ラッグ回路、２ｇ・・・スケジューリング回路、２ｊ・
・・タイムキュー回路、１４・・・カレントイベントス
タック。 出願人代理人　　弁理士　鈴　江　武　彦第１図 第２図 第５図

Claims (1)

【特許請求の範囲】
1. モジュール名および入力序列、出力名などのデータを有
   するアクティビイティ・テンプレートをポインタで連結
   した構造のデータフローダラフが格納されるデータフロ
   ーメモリと、タイムキュ一手段からフューチヤイベント
   をカレントイベントスタッタにブッシュし、さらに上記
   カレントイベントスタッタから現在のイベントを取り出
   し動作進行を制御するタイムアドバンス手段と、この手
   段により取り出された現在のイベントに基いて前記デー
   タフローメモリにおけるデータフローの出力値を更新し
   、さらにプロパゲーションパケットをプロパゲーション
   キュー手段に転送するアップデート手段と、上記プロパ
   ゲ一ションキユ一手段からプロパゲーションパケットを
   取り出して前記データフローメモリにおけるデータフロ
   ーにしたがってその出力が接続されているモジュール名
   およびその入力序列をモジュールパケットとしてモジュ
   ールキュ一手段に転送するプロパデー２１フ手段と、上
   記モジュールキュ一手段からモジュールパケットな職り
   出してパケット内のモジュールを実行するための準備を
   するエバリュエイション手段と、このエバリュエイショ
   ン手段による制御に基いて処理を実行するプロ七ツすユ
   ニットと、このプロセッサユニットによる処ｌＩＯ終了
   後にその処理結果よりフユーデャイベントを生成して前
   記タイムキュ一手段に転送するスケジューリ゛ンダ手段
   とを黒備し、前記タイムキュ一手段におけるイベントが
   消えるまで前記タイムアドバンス手段による動作進行の
   制御を続けることを特徴とする計算機装置。