JPS61231656A - 疎結合マルチプロセツサシステム - Google Patents

疎結合マルチプロセツサシステム

Info

Publication number
JPS61231656A
JPS61231656A JP7189485A JP7189485A JPS61231656A JP S61231656 A JPS61231656 A JP S61231656A JP 7189485 A JP7189485 A JP 7189485A JP 7189485 A JP7189485 A JP 7189485A JP S61231656 A JPS61231656 A JP S61231656A
Authority
JP
Japan
Prior art keywords
load
processor
channel
epu
job
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7189485A
Other languages
English (en)
Inventor
Mitsuaki Shoda
正田 光明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7189485A priority Critical patent/JPS61231656A/ja
Publication of JPS61231656A publication Critical patent/JPS61231656A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/161Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は疎結合マルチプロセッサシステムに関   □
し、特に各プロセッサの実行処理装置(Executi
onProcessing Unit 二以下、 EP
Uと略称す。)及びチャネルの負荷分散が行なえる疎結
合マルチプロセッサシステムに関するものである。
(ロ)従来の技術 従来、この種の疎結合マルチプロセッサシステムでは、
負荷分散を行なうために、複数のゾロセッサの中のある
プロセッサに負荷分散制御機能を持たせている。そして
、そのプロセッサが、プロセッサ間通信によシ他のプロ
セッサの負荷率を知り、負荷率の少ないプロセッサにそ
の旨を通知するという方法が用いられていた。
(ハ)発明が解決しようとする問題点 このような構成であると、プロセッサ通信が増えると共
に、負荷分散制御を行なうプロセッサのEPUに負荷分
散制御を行なうだめの負荷ががな)かかってしまうとい
う欠点があった。
fす) に)発明の目的 従って、1本発明の目的は、上記従来の欠点を解決し、
 EPUに負荷をかけることなく・各ゾ占セッサのEP
U及びチャネルの負荷分散が行なえる疎結合マルチプロ
セッサシステムを提供することにある。
(ホ)問題点を解決するだめの手段 本発明による疎結合マルチプロセッサシステムは、該疎
結合マルチプロセッサシステム内の複数台のプロセッサ
を、それぞれ負荷分散制御装置笈び共有記憶装置に接続
し、前記各プロセッサは。
自プロセッサ内のEPU及びチャネル□の負荷率を認識
する手段を有し、前記負荷分散制御装置は、前ロセッサ
間の負荷率を比較する手段と、該比較の結果、負荷率が
小さいプロセッサへその旨を通知する手段を有し、前記
共有記憶装置は、前記各プロセッサが入力したジョブを
実行した場合、該各プロセッサが2.当該プロセッサ内
のEPU及びチャネルにどの程度負荷がかかるかを認識
できるように表示する手段を有し、各プロセッサのEP
U及びチャネルの負荷分散が行なえることを特徴とする
(へ)実施例 以下9本発明の実施例について図面な参照して説明する
第1図は本発明による疎結合マルチゾロセッサシステム
の一実施例の構成を示したブロック図である。図中、1
0−1.10−2.・・・、10−nは2本疎結合マル
チプロセッサシステム内のプロセッサ、20は負荷分散
制御装置、30は共有記憶装置を示し、各プロセッサ1
0−1.10−2 。
・・・、10−nは、それぞれ、信号@40−1゜40
−2 、− 、40− n及び信号$50−1゜50−
2 、・・・+ 50− nを介して、負荷分散制御装
置20及び共有記憶装置と接続されている。各プロセッ
サ10−1.10−2.・・・、10−nは。
それぞれ、 EPUの負荷率を示すレジスタ11−1゜
11−2.・・・+ 11− n及びチャネルの負荷率
を示すレジスタ12−1.12−2.・・・+ 12−
 nを有している。負荷分散制御装置20は、各プロセ
ッサの負荷率を管理する装置で、負荷率管理テーブル2
1(後で詳述する)を有している。共有記憶装置30は
、各プロセッサに入力されたジョブを管理するために用
いられる装置で、ジョブ制御テーブル(後で詳述する)
を有している。
各プロセッサ10−1.10−2.・・・、10−nは
、それぞれレジスタ11−1.11−2.・・・。
11−nに、自プロセッサのEPUの負荷率を格納し、
又、レジスタ12−1.12−2.・・・、12−nに
、自プロセッサのチャネルの負荷率を格納する。
なお、この格納動作は、ハードウェアにより自゛動的に
行なわれる。
プロセッサ10−1.10−2.・・・+’ 1’O−
nは、それぞれ一定時間ごとに自プロセッサ内のEPU
及びチャネルの負荷率をレジスタ11−1゜11−2.
・・・、11−n及びレジスタ12−1゜12−2.・
・・、12−nから読み出し、信号線4・O−1,40
−2、・・・、40・−nを介して負荷分散制御装置2
0へその負荷率を通知する。負荷分散制御装置20ば、
定期的に送られて来るこれら負荷率をそれぞれ積算し、
その積算値を一定時間ごとに比較し、比較の結果EPU
の負荷率が小さいプロセッサにはその旨を通知し、チャ
ネルの負荷率が小さいプロセッサにはその旨を通知し1
通知後すべての積算値をクリアする。通知を受けたプロ
セッサは、 EPUの負荷率が小さければEP’Uに負
荷がかかるジョブを、チャネルの負荷率が小さければチ
ャネルに負荷がかかるジョブを実行するようKfる。
共有記憶装置30゛には、1回以上実行したジョブにつ
いては、そのジョブ識別番号(以下、’II)と略す)
とそのジョブがどの程度EPU及びチャネルに負荷をか
けたかを登録しておき、実行要求された−)−す゛と対
応付けられるようにしておく。また初めて実行するジョ
ブについては、既定値を設は名か、またはオペレータが
指爺する等によシ:1回以1実行した−)Nブと同等の
環境になるようにする。負荷分散制御装置20から負荷
率が小ぎ゛い旨を受けたゾロセラ“すは、共有記憶装置
3o内゛の上記情報によシ実行するジョブを選ぶように
する。以上の処理により、プロセッサ10−1 。
10 、2 、− 、10− nの負荷分散は、 EP
Uに負荷をかげることな(、EPU及びチャネルについ
て行なうことができる。
第2図は負荷分散制御装置20内の負荷率管理テーブル
21の一例を示した図である。図中1a1b、c、d及
びeの各欄は、それぞれ、fロセッサI D 、 EP
Uの負荷率、 EPUの指定負荷率、チャネルの負荷率
及びチャネルの指定負荷率が格納される欄を表わしてい
る。
負荷分散制御装置20は、各プロセッサ10−1 、1
0−2 、−−− 、10− nからEPU及びチャネ
ルの負荷率が送られて来ると、それらを、この負荷荷車
管理テーブル21上の欄す及びdに積算して格納し、そ
れら積算値を元に一定時間毎に負荷率を比較して負荷率
の小さいプロセッサを選び出す。
負荷率を比較した後は、負荷率管理テーブル21上の欄
す及びdに格納されたデータを全てクリアする。
又、負荷分散制御装置20は、負荷率管理テーブル21
上の欄C及びeにあらかじめ格納されるEPU及びチャ
ネルの指定負荷率を元に1例えば欄Cまたはeに格納さ
れるあるプロセッサの指定負ならば、負荷分散制御の対
象からそのプロセッサを除外する。従って、あるプロセ
ッサが他のプロセッサの負荷率を無視してジョブを実行
したい場合、そのあるプロセッサに対応する欄e、eに
格納される指定負荷率を、共に°゛0″にすれば良い。
なお、欄e、eに格納される指定負荷率の概定値は°°
100”である。
第3図は共有記憶装置30内のヅヨブ管理テーブル31
の一例を示した図である。図中、に、1゜m及びnの各
欄は、それぞれ、ジョブI D 、 EPUにかげた負
荷、チャネルにかけた負荷及びフラグが格納される欄を
表わしている。
このテーブル31の欄l及びmに格納されるEPUにか
けた負荷及びチャネルにかげた負荷は。
各ジョブの実行時間当たシのEPUタイム及びI10タ
イムの割合を示す。また、各ジョブには、現在実行待ち
か、実行中か等を示すフラグを設け、このフラグを欄n
に各ジョブごとに格納しておくことによシ、各プロセッ
サ10−1.10−2.・・・。
10−nが速やかに実行すべきジョブを選べるようにし
ている。
(ト)発明の詳細 な説明したように1本発明によれば、各ゾロセッサのE
PU及びチャネルの負荷分散を、 EPHに負荷をかけ
ることなく行なうことができるという効果がある。
【図面の簡単な説明】
第1図は本発明による疎結合マルチプロセッサシステム
の一実施例の構成を示したブロック図。 第2図は第1図中の負荷分散制御装置内の負荷率管理テ
ーブルの一例を示した図、第3図は第1図中の共有記憶
装置内のジョブ制御テーブルの一例を示した図である。 (9)   ′ 10−1.10−2 、・・・、10−nはプロセッサ
+ 11−1 、11−2 、 ”’ + 11− n
はEPUの負荷率を示すレジスタ、12−1.12−2
.・・・。 12−nはチャネルの負荷率を示すレジスタ。 20は負荷分散制御装置、21は負荷率管理テーブル、
30は共有記憶装置、31はジョブ制御テーブルをそれ
ぞれ表わしている。

Claims (1)

    【特許請求の範囲】
  1. 1、複数台のプロセッサを、それぞれ負荷分散制御装置
    及び共有記憶装置に接続し、前記各プロセッサは、自プ
    ロセッサ内の実行処理装置及びチャネルの負荷率を認識
    する手段を有し、前記負荷分散制御装置は、前記負荷率
    を受け取る手段と、あらかじめプロセッサ毎に設定され
    た負荷割り当て指示に従って、プロセッサ間の負荷率を
    比較する手段と、該比較の結果、負荷率が小さいプロセ
    ッサへその旨を通知する手段を有し、前記共有記憶装置
    は、前記各プロセッサが入力したジョブを実行した場合
    、該各マルチプロセッサが、当該プロセッサ内の実行処
    理装置及びチャネルにどの程度負荷がかかるかを認識で
    きるように表示する手段を有して成る疎結合マルチプロ
    セッサシステム。
JP7189485A 1985-04-06 1985-04-06 疎結合マルチプロセツサシステム Pending JPS61231656A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7189485A JPS61231656A (ja) 1985-04-06 1985-04-06 疎結合マルチプロセツサシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7189485A JPS61231656A (ja) 1985-04-06 1985-04-06 疎結合マルチプロセツサシステム

Publications (1)

Publication Number Publication Date
JPS61231656A true JPS61231656A (ja) 1986-10-15

Family

ID=13473695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7189485A Pending JPS61231656A (ja) 1985-04-06 1985-04-06 疎結合マルチプロセツサシステム

Country Status (1)

Country Link
JP (1) JPS61231656A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01206451A (ja) * 1988-02-15 1989-08-18 Agency Of Ind Science & Technol 並列処理システム
JPH02274197A (ja) * 1989-04-17 1990-11-08 Nec Corp 負荷分散処理方式
US5881284A (en) * 1995-10-26 1999-03-09 Nec Corporation Method of scheduling a job in a clustered computer system and device therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01206451A (ja) * 1988-02-15 1989-08-18 Agency Of Ind Science & Technol 並列処理システム
JPH02274197A (ja) * 1989-04-17 1990-11-08 Nec Corp 負荷分散処理方式
US5881284A (en) * 1995-10-26 1999-03-09 Nec Corporation Method of scheduling a job in a clustered computer system and device therefor

Similar Documents

Publication Publication Date Title
EP0459714B1 (en) Interrupt processing allocation in a multiprocessor system
US3643227A (en) Job flow and multiprocessor operation control system
EP0644487B1 (en) Scalable system interrupt structure for a multiprocessing system
EP0028335B1 (en) Multiprocessor system including i/o interrupt handling mechanism
US4399503A (en) Dynamic disk buffer control unit
US4090239A (en) Interval timer for use in an input/output system
JPH06236344A (ja) 複数データ転送要求間の仲裁方法と装置
US5548737A (en) Dynamic load balancing for a multiprocessor pipeline by sorting instructions based on predetermined execution time
US3416139A (en) Interface control module for modular computer system and plural peripheral devices
EP0150767B1 (en) Program controlled bus arbitration for a distributed array processing system
EP0644489A2 (en) Method and apparatus for signalling interrupt information in a data processing system
KR940018757A (ko) 슈퍼스칼라 프로페서 시스템에서 중간 기억 버퍼의 할당을 인덱스하기 위한 방법 및 시스템
KR20080071840A (ko) 복수의 dma 요청 블록들을 가지는 직접 메모리 액세스장치의 우선 순위를 결정하는 방법 및 장치
JPS6012183Y2 (ja) バツフア・メモリ構成
JPS61231656A (ja) 疎結合マルチプロセツサシステム
EP0577614B1 (en) Real-time i/o operation in a vector processing computer system
JPH01305461A (ja) バス使用権制御方式
JPH02144593A (ja) 情報処理装置の画面切替方式
SU750488A1 (ru) Устройство управлени
JPH07210489A (ja) データ処理装置
JPS58151661A (ja) メモリ装置
JPS58103039A (ja) デ−タベ−スシステム
JPS62166464A (ja) 多重化処理装置の競合制御方式
JPH03105551A (ja) サービスプロセッサ間通信制御方式
JPH0381834A (ja) 割込み制御装置