KR20080071840A

KR20080071840A - 복수의 ｄｍａ 요청 블록들을 가지는 직접 메모리 액세스장치의 우선 순위를 결정하는 방법 및 장치

Info

Publication number: KR20080071840A
Application number: KR1020070010210A
Authority: KR
Inventors: 류은진; 강동수; 임재영
Original assignee: 삼성전자주식회사
Priority date: 2007-01-31
Filing date: 2007-01-31
Publication date: 2008-08-05
Also published as: KR100868766B1; US8065447B2; US20080183913A1

Abstract

본 발명에 의한 우선 순위를 결정하는 방법은, DMA 요청 신호를 전송하는 DMA 요청 블록들 각각에 대하여, DMA 요청 블록들이 전송하고자 하는 데이터 전송량에 및 DMA 요청신호의 도착 순서에 기초하여 우선순위를 부여하고, 우선 순위를 부여하는 과정에서 우선 순위가 변경된 DMA 요청 블록들 각각에 대한 변경 횟수를 계수하며, 신규 DMA 요청 블록으로부터 DMA 요청 신호가 전송되면, 계수된 변경 횟수에 기초하여 DMA 요청 블록들 각각의 우선 순위를 결정함으로써, DMA 요청 블록의 대기 시간을 줄일 수 있는 효과를 가진다.

Description

복수의 ＤＭＡ 요청 블록들을 가지는 직접 메모리 액세스 장치의 우선 순위를 결정하는 방법 및 장치{Method and apparatus for determining priority in direct memory access apparatus having multiple direct memory access requesting blocks}

도 1은 본 발명에 따른 우선 순위를 결정하는 장치(110)를 포함하는 DMA 제어 장치와 주변 장치들을 도시한 도면이다.

도 2(a)는 DMA 요청 신호가 도착한 순서에 따라 결정된 우선 순위를, 도 2(b)는 데이터 전송량에 기초하여 결정된 우선 순위를 도시하는 도면이다.

도 3(a)은 도 2(a)에 의해 결정된 우선 순위에 의하여 직접 메모리 액세스를 수행하는 경우 대기 시간을 도시한 도면이며, 도 3(b)은 도 2(b)에 의해 결정된 우선 순위에 의해 직접 메모리 액세스를 수행하는 경우 대기 시간을 도시한 도면이다.

도 4는 본 발명에 따른 우선 순위를 결정하는 방법의 흐름도이다.

본 발명은 직접 메모리 액세스(Direct memory access: DMA)에 관한 것으로, 특히 데이터 전송량에 기초하여 DMA 요청 블록들 간에 우선 순위를 동적으로 결정하는 방법 및 장치에 관한 것이다.

직접 메모리 액세스 방식은 중앙처리장치(Central Processing Unit: CPU)를 거치지 않고 메모리와 DMA 요청 블록 사이에서 수행되는 데이터 전송 방법의 하나이다. DMA 전송 방식을 사용하기 위해서는 시스템 버스 상에 DMA 제어 모듈(Direct Memory Access Controll Module)이 추가되어야 한다. DMA 제어 모듈은 중앙처리장치로부터 시스템의 제어를 넘겨받아 중앙처리장치의 기능 중 일부를 대신 처리한다. 즉, 중앙처리장치는 데이터 전송을 DMA 제어 모듈에 일임하고, DMA 제어 모듈은 중앙처리장치를 대신하여 데이터 전송을 처리한다. 이때 DMA 제어 모듈은 중앙처리장치를 거치지 않고 데이터를 메모리로 직접 전송하고, 모든 데이터 전송이 완료되면 DMA 제어 모듈은 인터럽트를 생성하고, 생성된 인터럽트를 중앙처리장치로 전달한다.

특히, 복수의 DMA 요청 블록들을 가지는 DMA 제어 모듈의 경우에 있어서, DMA 요청 블록이 액정 표시 장치(Liquid Crystal Display; LCD)와 같은 I/O(Input/Output) 장치인 경우 데이터의 전송만을 목적으로 하며, I/O 장치들간에 고정된 우선 순위를 미리 설정함이 통상적이다. 따라서, 우선 순위가 낮은 I/O 장치와 메모리 간의 데이터 전송 도중에, 우선 순위가 높은 I/O 장치로부터 DMA 요청이 들어오면, DMA 제어 모듈은 우선 순위가 낮은 I/O 장치와 메모리 간의 데이터 전송을 중지하는 한편, 현재까지 전송된 데이터에 대한 정보를 임시 버퍼에 저장하고, 우선 순위가 높은 I/O 장치와 메모리 간의 데이터 전송을 처리한다. 이후, 우 선 순위가 높은 I/O 장치와 메모리 간의 데이터 전송이 완료되면, DMA 제어 모듈은 임시 버퍼에 저장된 정보를 기초로, 중지된 이후의 데이터 전송을 재개한다.

그러나 하나 이상의 프로그램 가능한 프로세서들, 예를 들면 디지털 신호 프로세서(Digital Signal Processor: DSP), 오디오 프로세서(Audio Processor), 또는 비디오 프로세서(Video Processor) 등과 같은 DMA 요청 블록들을 포함하는 MPSoC(Multiprocessor systems-on-chip) 환경에서는 다수의 프로세싱 노드(processing node)가 존재하므로 우선순위를 미리 설정할 수 없게 된다. 또한, 많은 양의 데이터 전송을 필요로 하므로, 현재까지 전송된 데이터에 대한 정보를 저장하기 위해서는 큰 용량의 임시 버퍼를 필요로 하나, 별도의 버퍼를 추가함은 코스트(cost)의 측면에서 바람직하지 못하다. 따라서, 이러한 MPSoC 환경 하에서는 I/O 장치들의 경우와 같은 고정된 우선 순위를 설정하는 것은 바람직하지 못하다.

본 발명이 이루고자 하는 기술적 과제는, 데이터 전송량 또는 DMA 요청 신호의 도착순서에 기초하여 DMA 요청 블록들 간에 우선 순위를 동적으로 결정하기 위한 방법 및 장치를 제공하는 데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는, 데이터 전송량 또는 DMA 요청 신호의 도착순서에 기초하여 DMA 요청 블록들 간에 우선 순위를 동적으로 결정하기 위한 방법을 기록한 컴퓨터로 독출 가능한 기록 매체를 제공하는 데 있다.

상기 과제를 이루기 위해, 본 발명에 의한 우선 순위 결정방법은 (a) DMA 요 청 신호를 전송하는 DMA 요청 블록들 각각에 대하여, 상기 DMA 요청 블록들이 전송하고자 하는 데이터 전송량에 및 상기 DMA 요청신호의 도착 순서에 기초하여 우선순위를 부여하는 단계; (b) 상기 우선 순위를 부여하는 과정에서 우선 순위가 변경된 DMA 요청 블록들 각각에 대한 변경 횟수를 계수하는 단계; 및 (c) 신규 DMA 요청 블록으로부터 DMA 요청 신호가 전송되면, 상기 계수된 변경 횟수에 기초하여 상기 DMA 요청 블록들 각각의 우선 순위를 결정하는 단계를 포함하는 것을 특징으로 한다.

상기 또 다른 과제를 이루기 위해, 상기 방법을 실행하기 위한 프로그램이 기록된 컴퓨터로 독출 가능한 기록매체가 제공된다.

상기 다른 과제를 이루기 위해, 본 발명에 의한 우선 순위 결정장치는, DMA 요청 신호를 전송하는 DMA 요청 블록들 각각에 대하여, 상기 DMA 요청 블록들이 전송하고자 하는 데이터 전송량에 및 상기 DMA 요청신호의 도착 순서에 기초하여 우선순위를 부여하는 우선순위 전처리부; 상기 우선 순위를 부여하는 과정에서 우선 순위가 변경된 DMA 요청 블록들 각각에 대한 변경 횟수를 계수하는 계수부; 및 신규 DMA 요청 블록으로부터 DMA 요청 신호가 전송되면, 상기 계수된 변경 횟수에 기초하여 상기 DMA 요청 블록들 각각의 우선 순위를 결정하는 우선순위 결정모듈을 포함하는 것을 특징으로 한다.

이하, 첨부한 도면을 참조하면서 본 발명에 따른 복수의 DMA 요청 블록들을 가지는 직접 메모리 액세스 장치의 우선 순위를 결정하는 방법 및 장치의 바람직한 실시예를 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어 서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호로 표기되었음에 유의하여야 한다. 또한, 하기의 설명에서는 구체적인 회로의 구성소자 등과 같은 많은 특정사항들이 도시되어 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.

도 1은 본 발명에 따른 우선 순위를 결정하는 장치(110)를 포함하는 DMA 제어 장치(100)와 주변 장치들을 도시한 도면이며, 도 2(a)는 DMA 요청 신호가 도착한 순서에 따라 부여되는 우선 순위를, 도 2(b)는 데이터 전송량에 기초하여 부여되는 우선 순위를 도시하는 도면이다. 한편, 도 3(a)은 도 2(a)에 의해 부여된 우선 순위에 의하여 직접 메모리 액세스를 수행하는 경우 대기 시간을 도시한 도면이며, 도 3(b)은 도 2(b)에 의해 부여된 우선 순위에 의해 직접 메모리 액세스를 수행하는 경우 대기 시간을 도시한 도면이다. 도 2(a) 및 도 2(b)는 도 1의 관련 구성요소를 설명하는 과정에서 함께 설명하기로 한다.

도 1을 참조하여 전반적인 DMA 방식을 이용한 데이터 전송 과정을 설명하면 다음과 같다.

제1 DMA 요청 블록(120), 제2 DMA 요청 블록(130), 및 제n DMA 요청 블록(140)은 각각 DMA 요청 신호 DMA_Request_1, DMA_Request_2, 및 DMA_Request_n를 DMA 버스를 통해 DMA 제어 장치(100)로 전달한다. DMA 요청 신호들 각각은 자신의 DMA 요청 블록의 데이터 전송량을 포함한다.

DMA 요청 신호를 전달받은 DMA 제어 장치(100)의 우선 순위 결정 장치(110)는 데이터 전송량에 기초하여 DMA 요청 블록들 각각에 대하여 우선 순위를 결정하고, 결정된 우선 순위에 따라 선택된 DMA 요청 블록의 신호 "Select_Block"와 DMA 요청 신호 "DMA_Request"를 DMA 처리부(115)로 전달한다.

DMA 처리부(115)는 신호 "Select_Block"와 신호 "DMA_Request"를 전달받고, 선택된 DMA 요청 블록과 메모리(160)와의 데이터 전송을 제어한다. 이때 선택된 DMA 요청 블록은 DMA_ack 1 내지 DMA_ack_n 중 어느 하나를 전달받는다.

이후, 선택된 DMA 요청 블록과 메모리(160)와의 데이터 전송이 완료되면, DMA 제어 장치(115)는 인터럽트를 생성하고, 생성된 인터럽트를 중앙처리장치(150)로 전달한다.

이하 본 발명에 따른 우선 순위 결정 장치(110)의 블록들을 상세하게 설명하기로 한다. 본 발명에 따른 우선 순위 결정 장치(110)는 우선 순위 전처리부(111), 계수부(112), 우선 순위 결정 모듈(113) 및 제1 저장부(114)를 포함하며, 우선 순위 결정 모듈(113)은 비교부(113a), 제2 저장부(113b) 및 우선 순위 결정부(113c)를 포함하여 이루어진다.

우선 순위 전처리부(111)는 메모리 액세스를 위한 DMA 요청 신호를 전송한 제1 DMA 요청 블록(120)에 대하여 제2 DMA 요청 블록들과의 관계에서 데이터 전송량에 기초하여 우선 순위를 부여하고, 부여된 우선 순위를 제1 저장부(114)에 저장 한다. 우선 순위 전처리부(111)는 데이터 전송량이 적은 DMA 요청 블록에 대해 우선 순위를 높게 부여한다.

계수부(112)는 우선 순위 전처리부(111)에서 우선 순위를 부여하는 과정에서 우선 순위가 변경된 기존의 DMA 요청 블록들의 변경 횟수를 계수하고, 계수된 변경 횟수를 제1 저장부(114)에 저장한다.

이하, 도 2(a) 내지 도 3(b)를 참조하여 우선순위 부여의 개념을 설명하기로 한다.

도 2(a)는 DMA 요청 신호의 도착 순서에 따라 부여된 우선 순위를, 도 2(b)는 데이터 전송량에 기초하여 부여된 우선 순위를 도시하는 도면이다. 우선 순위를 부여하는 방법으로 2가지를 고려할 수 있는데, 첫 번째는 정적인(static) 방법이다. 정적인 방법이란 예를 들면, DMA 요청 신호의 도착 순서대로 DMA 요청 블록들에 우선 순위를 부여하는 경우와 같이 한번 부여된 우선 순위가 변경되지 않는 방법이다. 두 번째는 동적인(dynamic) 방법으로, 예를 들면 데이터 전송량(Data Transfer Amount: DTA)에 기초하여 우선 순위를 부여하는 방법으로, 기존에 우선 순위가 부여된 DMA 요청 블록들은 이후의 DMA 요청 블록의 DMA 요청에 따라 우선 순위가 변경되는 방법이다. 이러한 도착 순서 또는 데이터 전송량은 정적인 방법 또는 동적인 방법의 예시에 불과하다.

도 2(a) 및 2(b)를 참조함에 있어서, DMA 요청 블록들의 수는 4개이며, DMA 요청 신호의 도착 순서는 제1 DMA 요청 블록부터 제4 DMA 요청 블록의 순서로 도착했으며, 각각의 데이터 전송량(Transfer Amount: TA)은 제1 DMA 요청 블록의 경우 데이터 전송량은 4, 제2 DMA 요청 블록의 경우 데이터 전송량은 1, 제3 DMA 요청 블록(130)은 3, 그리고 제4 DMA 요청 블록은 2라고 가정하자.

이러한 가정 하에서, 도 2(a)를 참조하면, DMA 요청 신호의 도착 순서(Arrival Time: AT)에 기초하여 우선 순위를 부여하면, 우선 순위는 도 2(a)와 같이 제1 DMA 요청 블록, 제2 DMA 요청 블록, 제3 DMA 요청 블록, 제 4 DMA 요청 블록의 순서로 부여된다.

동일한 가정 하에서, 도 2(b)를 참조하면, 데이터 전송량에 기초하여 우선 순위를 부여하면, 우선 순위는 도 2(b)와 같이 제2 DMA 요청 블록, 제4 DMA 요청 블록, 제3 DMA 요청 블록 그리고 제 4 DMA 요청 블록의 순서로 부여된다.

한편, 도 3(a)은 도 2(a)에 의해 결정된 우선 순위에 의하여 직접 메모리 액세스를 수행하는 경우 대기 시간을 도시한 도면이며, 도 3(b)은 도 2(b)에 의해 결정된 우선 순위에 의해 직접 메모리 액세스를 수행하는 경우 대기 시간을 도시한 도면이다. 도 3(a) 및 도 3(b)에서, 대기 시간(Waiting Time: WT)이란 우선 순위에 의한 데이터 전송을 위해 각 DMA 요청 블록이 대기해야 하는 시간을 말한다.

도 3(a)을 참조하면, DMA 요청 신호의 도착 순서에 기초하여 부여된 우선 순위에 따라 데이터 전송을 하는 경우에 제2 DMA 요청 블록의 대기 시간 4, 제3 DMA 요청 블록의 대기시간 5, 제4 DMA 요청 블록의 대기 시간 8을 모두 가산하면, 총 대기시간은 17이다.

도 3(b)을 참조하면, 데이터 전송량에 기초하여 부여된 우선 순위에 따라 데이터 전송을 하는 경우에, 제4 DMA 요청 블록(130)의 대기 시간 1, 제3 DMA 요청 블록(130)의 대기시간 3, 그리고 제1 DMA 요청 블록의 대기시간 6을 모두 가산하면, 총 대기 시간은 10이다.

따라서, 각 DMA 요청 블록들의 총 데이터 전송량을 단순히 전송하는데 걸리는 서비스 시간은 10으로 동일하지만, 각 DMA 요청 블록들의 대기 시간을 고려하면 데이터 전송량에 기초한 동적인 방법이 대기 시간을 줄일 수 있다는 것을 알 수 있다.

이하, 우선 순위의 부여 및 변경 횟수를 계수하는 구체적인 과정을 설명하기로 한다.

예를 들어, 제1 DMA 요청 블록(120)으로부터 DMA 요청 신호가 먼저 도착하였고, 제1 DMA 요청 블록(120)의 데이터 전송량을 4라고 하면, 제1 DMA 요청 블록(120)의 (DMA 요청 신호의 도착 순서, 데이터 전송량, 변경 횟수, 우선 순위)는 (1, 4, 0, 1)이다. 이후, 도착된 제2 DMA 요청 블록(130)의 데이터 전송량이 1라고 하면, (DMA 요청 신호의 도착 순서, 데이터 전송량, 변경 횟수, 우선 순위)는 (2, 1, 0, 1)이며, 제2 DMA 요청 블록(130)에 의해 제1 DMA 요청 블록(120)의 (DMA 요청 신호의 도착 순서, 데이터 전송량, 변경 횟수, 우선 순위)는 (1, 4, 1, 2)로 된다. 즉, 데이터 전송량에 기초하여 우선 순위를 부여하는 경우에 제1 DMA 요청 블록(120)의 우선 순위는 1에서 2로 밀리게 되며, 이때 변경 횟수는 0에서 1로 된다.

마찬가지로, 제2 DMA 요청 블록(130) 이후에 도착된 제3 DMA 요청 블록의 데이터 전송량이 3이라고 하면, 제3 DMA 요청 블록의 (DMA 요청 신호의 도착 순서, 데이터 전송량, 변경 횟수, 우선 순위)는 (3, 3, 0, 2)이며, 제1 DMA 요청 블 록(120)과 제2 DMA 요청 블록(130)의 (DMA 요청 신호의 도착 순서, 데이터 전송량, 변경 횟수, 우선 순위)는 각각 (1, 4, 2, 3), (2, 1, 0, 1)으로 된다. 이상과 같은 DMA 요청 블록별 (DMA 요청 신호의 도착 순서, 데이터 전송량, 변경 횟수, 우선 순위)는 표 1의 형태로 제1 저장부(114)에 저장된다.

우선 순위	도착 순서	DMA 요청 블록	데이터 전송량	변경 횟수
3	1	1	4	2
1	2	2	1	0
2	3	3	3	0

이와 같이, 변경 횟수를 계수하는 이유는 데이터 전송량에 기초하여 우선 순위를 부여하는 경우에 발생하는 스타베이션(starvation)을 방지하기 위함이다. 여기서, 스타베이션이란 높은 우선 순위의 프로세스로 인해 낮은 우선 순위의 프로세스를 수행될 수 없는 상황을 의미하며, 본 발명의 경우와 같이 제1 DMA 요청블록의 우선 순위는 제2 및 제3 DMA 요청블록으로 인해 우선 순위가 뒤로 밀리게 되므로, 최악의 경우에는 제1 DMA 요청블록은 데이터 전송을 할 수 없는 상황이 발생될 수 있다. 따라서, 본 발명에서는 각 DMA 요청블록들의 변경 횟수를 계수(count)하고, 계수된 변경 횟수에 기초하여, 기존 우선 순위를 유지할 수 있도록 하여 데이터를 전송할 기회를 얻을 수 있도록 한다.

한편, 도 1의 비교부(113a)는 제1 저장부(114)에 저장된 각 DMA 요청 블록의 변경 횟수와 제2 저장부(113b)에 미리 저장된 소정의 임계 횟수를 비교하고, 비교 결과를 우선 순위 결정부(113c)로 전달한다.

우선 순위 결정부(113c)는 비교부(113a)에서 전달받은 비교 결과에 따라 기존 DMA 요청 블록들 및 신규 DMA 요청 블록의 우선 순위를 최종적으로 결정하고, 제1 저장부(114)에 저장한다.

제1 저장부(114)는 우선 순위 결정부(113c)에서 최종적으로 결정된 우선 순위를 표 2 또는 표 3과 같은 형태로 저장한다.

본 발명의 첫번째 실시예에 따르면, 우선 순위 결정부(113c)는 우선 순위를 변경한 기존의 DMA 요청 블록들 중 어느 하나의 변경 횟수가 소정의 임계 횟수 이상인 경우, 소정의 임계 횟수 이상인 기존의 DMA 요청 블록들을 기준으로 기존의 DMA 요청 블록들의 우선 순위는 기존 우선 순위로 유지하고, 신규 DMA 요청 블록의 우선 순위는 DMA 요청의 도착 순서에 기초하여 결정한다.

표 1과 관련하여, 소정의 임계 횟수는 2이며, 제3 DMA 요청 블록의 DMA 요청이 도착한 이후에, 데이터 전송량이 2인 제4 DMA 요청 블록의 DMA 요청이 도착하였다고 가정하자. 그러면, 첫번째 실시예에 따라 최종적으로 결정된 제1 DMA 요청 블록 내지 제4 DMA 요청 블록의 (DMA 요청 신호의 도착 순서, 데이터 전송량, 변경 횟수, 우선 순위)는 표 2와 같다.

즉, 신규의 DMA 요청 블록인 제4 DMA 요청 블록의 DMA 요청 신호가 들어온 경우에, 기존 DMA 요청 블록들 중 제1 DMA 요청 블록의 변경 횟수는 2가 되기 때문에, 신규의 제4 DMA 요청 블록의 우선순위는 DMA 요청 신호의 도착순서에 따라 4로 되며, 나머지 기존의 DMA 요청 블록들인 제1 내지 제3 DMA 요청 블록들의 우선순위는 그대로 유지된다.

우선 순위	도착 순서	DMA 요청 블록	데이터 전송량	변경 횟수
3	1	1	4	2
1	2	2	1	0
2	3	3	3	0
4	4	4	2	0

또한, 본 발명의 두번째 실시예에 따르면, 우선 순위 결정부(113c)는 우선 순위를 변경한 기존의 DMA 요청 블록들 중 어느 하나의 변경 횟수가 소정의 임계 횟수 이상인 경우, 기존의 DMA 요청 블록들 중 소정의 임계 횟수 이상인 DMA 요청블록의 우선 순위는 기존 우선 순위로 유지하고, 제1 DMA 요청 블록 및 기존 우선 순위로 유지된 DMA 요청블록을 제외한 나머지 제2 DMA 요청 블록들의 우선 순위는 데이터 전송량에 기초하여 결정한다.

표 1과 관련하여, 소정의 임계 횟수는 2이며, 제3 DMA 요청 블록의 DMA 요청이 도착한 이후에, 데이터 전송량이 2인 제4 DMA 요청 블록의 DMA 요청이 도착하였다고 가정하자. 그러면, 두번째 실시예에 따라 최종적으로 결정된 제1 DMA 요청 블록 내지 제4 DMA 요청 블록의 (DMA 요청 신호의 도착 순서, 데이터 전송량, 변경 횟수, 우선 순위)는 표 3과 같다.

즉, 신규의 DMA 요청 블록인 제4 DMA 요청 블록의 DMA 요청 신호가 들어온 경우에, 기존 DMA 요청 블록들 중 제1 DMA 요청 블록의 변경 횟수는 2가 되기 때문에, 변경 횟수가 2인 제1 DMA 요청 블록의 우선순위는 3으로 유지하되, 나머지 DMA 요청 블록들인 제2 내지 제4 DMA 요청 블록들은 데이터 전송량에 따라 우선순위를 결정한다.

우선 순위	도착 순서	DMA 요청 블록	데이터 전송량	변경 횟수
3	1	1	4	2
1	2	2	1	0
4	3	3	3	1
2	4	4	2	0

도 4를 참조하면, 단계 400에서는 우선 순위 전처리부(111)는 DMA 요청을 전송한 신규 DMA 요청 블록(120)에 대하여 기존의 DMA 요청 블록들과의 관계에서 데이터 전송량(Data Transfer Amount: DTA)에 기초하여 우선 순위를 부여한다.

DMA 요청 블록이 우선 순위 결정 장치로 DMA 요청을 하는 경우에는 데이터 전송량에 대한 정보를 함께 전송하며, DMA 요청 블록은 디지털 신호 프로세서(Digital Signal Processor: DSP), 오디오 프로세서(Audio Processor), 또는 비디오 프로세서(Video Processor) 등과 같이 프로그램 가능한 프로세서이다. 또한, 우선 순위는 데이터 전송량이 적은 DMA 요청 블록에 대해 높은 우선 순위가 부여된다.

단계 401에서 계수부(112)는 단계 400의 우선 순위 부여 과정에서 우선 순위가 변경된 기존 DMA 요청 블록들의 변경 횟수가 계수된다.

단계 402에서 비교부(113a)는 기존 DMA 요청 블록들 각각에 대해 변경 횟수와 소정의 임계 횟수를 비교한다. 소정의 임계 횟수는 임의로 변경 가능하다.

단계 403에서 단계 402에서의 비교 결과 기존의 DMA 요청 블록들 중 어느 하나 변경 횟수가 소정의 임계 횟수 이상이면, 본 발명에 일 실시예에 따른 우선 순위 결정부(113c)는 우선순위를 변경한 기존의 DMA 요청 블록들 중 어느 하나의 변경 횟수가 소정의 임계 횟수 이상인 경우, 기존의 DMA 요청 블록들의 우선 순위는 기존 우선 순위로 유지하고, 신규 DMA 요청 블록의 우선 순위는 DMA 요청의 도착 순서에 기초하여 결정한다.

본 발명에 다른 실시예에 따르면 우선 순위 결정부(113c)는 우선순위를 변경한 기존 DMA 요청 블록들 중 어느 하나의 변경 횟수가 소정의 임계 횟수 이상인 경우, 기존 제2 DMA 요청 블록들 중 소정의 임계 횟수 이상인 DMA 요청블록의 우선순위는 기존 우선 순위로 유지하고, 신규 DMA 요청 블록 및 나머지 DMA 요청 블록들의 우선 순위는 데이터 전송량에 기초하여 결정한다.

단계 404에서는 단계 402에서의 비교 결과 기존 DMA 요청 블록의 변경 횟수가 소정의 임계 횟수 미만이면, 데이터 전송량에 기초하여 제1 DMA 요청 블록 및 기존 DMA 요청 블록의 우선 순위를 결정한다. 위의 예를 들면, 소정의 임계 횟수를 4로 설정하였다면, 표 1의 우선 순위 목록이 작성된다.

이후, 결정된 우선 순위 목록에 따라 채널이 할당되고, 채널이 할당된 DMA 요청에 대한 데이터 전송이 개시된다.

본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록 매체의 예로는 레지스터, 캐시(cash), 롬(ROM), 램(RAM), 씨디-롬(CD-ROM), 자기 테이프, 플로피 디스크, 광 데이터 저장 장치 등이 있으며, 또한 캐리어 웨이브 (예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.

이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

이상에서 설명한 바와 같이, 본 발명에 의한 우선 순위 처리 방법 및 장치는, 데이터 전송량에 기초하여 제1 DMA 요청 블록의 DMA 요청에 의해 우선 순위를 변경한 기존 DMA 요청 블록의 변경 횟수를 계수하고, 계수된 변경 횟수가 소정의 임계 횟수 이상인 경우에는 기존의 우선 순위를 그대로 유지함으로써, 스타베이션(starvation)을 방지할 수 있다. 여기서, 스타베이션이란 높은 우선 순위의 처리로 인해 낮은 우선 순위의 처리를 할 수 없는 경우를 의미한다.

또한, 데이터 전송량에 기초하여 DMA 요청 블록들 간에 우선 순위를 동적으로 결정함으로써, 각 DMA 요청 블록들에 대한 전체적인 대기 시간을 줄일 수 있고, 그 결과 효율적인 데이터 전송을 할 수 있는 효과를 가진다.

또한, 데이터 전송에 의존성(dependency)이 있는 프로세싱의 대기 시간이 줄 어들기 때문에, 전체 시스템의 동작시간도 줄일 수 있다. 그리고, 적은 양의 데이터의 전송을 먼저 수행함으로써, 채널 점유 시간을 줄일 수 있기 때문에 채널 사용의 효율성도 높일 수 있다. 또한, 부가적으로, 소정의 임계 횟수를 임의로 변경할 수 있도록 함으로써 동작의 유동성이 확보될 수 있다.

Claims

(a) DMA 요청 신호를 전송하는 DMA 요청 블록들 각각에 대하여, 상기 DMA 요청 블록들이 전송하고자 하는 데이터 전송량에 및 상기 DMA 요청신호의 도착 순서에 기초하여 우선순위를 부여하는 단계;

(b) 상기 우선 순위를 부여하는 과정에서 우선 순위가 변경된 DMA 요청 블록들 각각에 대한 변경 횟수를 계수하는 단계; 및

(c) 신규 DMA 요청 블록으로부터 DMA 요청 신호가 전송되면, 상기 계수된 변경 횟수에 기초하여 상기 DMA 요청 블록들 각각의 우선 순위를 결정하는 단계를 포함하는 것을 특징으로 하는 우선 순위 결정 방법.
제1항에 있어서, 상기 (c) 단계는

(c1) 상기 우선 순위가 변경된 DMA 요청 블록들 각각에 대하여, 상기 계수된 변경 횟수와 소정의 임계 횟수를 비교하는 단계; 및

(c2) 상기 비교 결과에 따라, DMA 요청 신호의 도착 순서에 기초하여 상기 DMA 요청 블록들과 상기 신규 DMA 요청 블록의 우선 순위를 결정하는 단계를 포함하는 것을 특징으로 하는 우선 순위 결정 방법.
제2항에 있어서, 상기 (c2) 단계에서 상기 우선 순위가 변경된 DMA 요청 블록들 중 어느 하나의 변경 횟수가 상기 소정의 임계 횟수 이상인 경우,

상기 DMA 요청 블록들의 우선 순위는 기존의 우선 순위로 유지하고, 상기 신규 DMA 요청 블록의 우선 순위는 상기 DMA 요청의 도착 순서에 기초하여 결정하는 단계를 포함하는 것을 특징으로 하는 우선 순위 결정 방법.
제1항에 있어서, 상기 (c) 단계는

(c3) 상기 우선 순위가 변경된 DMA 요청 블록들 각각에 대하여, 상기 계수된 변경 횟수와 소정의 임계 횟수를 비교하는 단계; 및

(c4) 상기 비교 결과에 따라, 상기 데이터 전송량에 기초하여 상기 DMA 요청 블록들과 상기 신규 DMA 요청 블록의 우선 순위를 결정하는 단계를 포함하는 것을 특징으로 하는 우선 순위 결정 방법.
제4항에 있어서, 상기 (c4) 단계에서 상기 우선 순위가 변경된 DMA 요청 블록들 중 어느 하나의 변경 횟수가 상기 소정의 임계 횟수 이상인 경우,

상기 DMA 요청 블록들 중 상기 소정의 임계 횟수 이상인 DMA 요청블록의 우선 순위는 기존의 우선 순위로 유지하고,

상기 신규 DMA 요청 블록 및 상기 기존의 우선 순위로 유지된 DMA 요청블록을 제외한 나머지 DMA 요청 블록들의 우선 순위는 데이터 전송량에 기초하여 결정하는 단계를 포함하는 것을 특징으로 하는 우선 순위 결정 방법.
제1항에 있어서, 상기 (a) 단계는

상기 데이터 전송량이 적은 DMA 요청 블록에 대해 높은 우선 순위를 부여하는 것을 특징으로 하는 우선 순위 결정 방법.
제1항에 있어서, 상기 신규 DMA 요청 블록 및 상기 DMA 요청 블록들은

데이터 연산이 가능한 프로세서들인 것을 특징으로 하는 우선 순위 결정 방법.
제1항에 있어서, 상기 소정의 임계 횟수는

변경 가능한 것을 특징으로 하는 우선 순위 결정 방법.
제1항 내지 제8항 중 어느 한 항의 방법을 실행하기 위한 프로그램이 기록된 컴퓨터로 독출 가능한 기록매체.
DMA 요청 신호를 전송하는 DMA 요청 블록들 각각에 대하여, 상기 DMA 요청 블록들이 전송하고자 하는 데이터 전송량에 및 상기 DMA 요청신호의 도착 순서에 기초하여 우선순위를 부여하는 우선순위 전처리부;

상기 우선 순위를 부여하는 과정에서 우선 순위가 변경된 DMA 요청 블록들 각각에 대한 변경 횟수를 계수하는 계수부; 및

신규 DMA 요청 블록으로부터 DMA 요청 신호가 전송되면, 상기 계수된 변경 횟수에 기초하여 상기 DMA 요청 블록들 각각의 우선 순위를 결정하는 우선순위 결 정모듈을 포함하는 것을 특징으로 하는 우선 순위 결정 장치.
제10항에 있어서, 상기 우선순위 결정모듈은

상기 우선 순위가 변경된 DMA 요청 블록들 각각에 대하여, 상기 계수된 변경 횟수와 소정의 임계 횟수를 비교하는 비교부; 및

상기 비교 결과에 따라, DMA 요청 신호의 도착 순서에 기초하여 상기 DMA 요청 블록들과 상기 신규 DMA 요청 블록의 우선 순위를 결정하는 우선순위 결정부를 포함하는 것을 특징으로 하는 우선 순위 결정 장치.
제11항에 있어서, 상기 우선순위 결정부는

상기 우선 순위가 변경된 DMA 요청 블록들 중 어느 하나의 변경 횟수가 상기 소정의 임계 횟수 이상인 경우,

상기 DMA 요청 블록들의 우선 순위는 기존의 우선 순위로 유지하고, 상기 신규 DMA 요청 블록의 우선 순위는 상기 DMA 요청의 도착 순서에 기초하여 결정하는 단계를 포함하는 것을 특징으로 하는 우선 순위 결정 장치.
제10항에 있어서, 상기 우선순위 결정모듈은

상기 우선 순위가 변경된 DMA 요청 블록들 각각에 대하여, 상기 계수된 변경 횟수와 소정의 임계 횟수를 비교하는 비교부; 및

상기 비교 결과에 따라, 상기 데이터 전송량에 기초하여 상기 DMA 요청 블록 들과 상기 신규 DMA 요청 블록의 우선 순위를 결정하는 우선순위 결정부를 포함하는 것을 특징으로 하는 우선 순위 결정 장치.
제13항에 있어서, 상기 우선순위 결정부는

상기 우선 순위가 변경된 DMA 요청 블록들 중 어느 하나의 변경 횟수가 상기 소정의 임계 횟수 이상인 경우,

상기 DMA 요청 블록들 중 상기 소정의 임계 횟수 이상인 DMA 요청블록의 우선 순위는 기존의 우선 순위로 유지하고,

상기 신규 DMA 요청 블록 및 상기 기존의 우선 순위로 유지된 DMA 요청블록을 제외한 나머지 DMA 요청 블록들의 우선 순위는 데이터 전송량에 기초하여 결정하는 단계를 포함하는 것을 특징으로 하는 우선 순위 결정 장치.
제10항에 있어서, 상기 우선순위 전처리부는

상기 데이터 전송량이 적은 DMA 요청 블록에 대해 높은 우선 순위를 부여하는 것을 특징으로 하는 우선 순위 결정 방법.
제10항에 있어서, 상기 신규 DMA 요청 블록 및 상기 DMA 요청 블록들은

데이터 연산이 가능한 프로세서들인 것을 특징으로 하는 우선 순위 결정 장치.
제10항에 있어서, 상기 소정의 임계 횟수는

변경 가능한 것을 특징으로 하는 우선 순위 결정 장치.