JPS61230510A - 薄膜パワーカツプラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はインダクタ及びキャパシタを具備しでおり、ひ
とまとめにされた回路素子を備えた薄膜パワーカップラ
（ｔｈｉｎ　　ｆｉｌｍ　　ｐｏｗｅｒ　　ｃｏｕｐｌ
ｅｒ）に関する。

従来の技術及び発明が解決しようとする問題点゛　　ラ
ジオリンク（ｒａｄｉｏ−１１ｎｋｓ）！！置のマイク
ロ波受信機及び送信機においで、入り及び出信号コンバ
ーターが使用されており、そしてこれ等のコンバーター
が使用されており、そしてこれ等のコンバーターは一般
的にパワーデイバイダ又はパワー加算器、又はパワーカ
ップラを備えた中間周波数回路を含んでいることは公知
である。

またマイクロ波周波数範囲においてマイクロストリップ
（醜１ｃｒｏｓｔｒｉｐ）ラインパワーカップラが薄膜
技術によって達成されることも公知である。これ等の回
路のディメンションは中央動作周波数（ｗｏｒｋｉｎｇ
　　ｆｒｅｑｕｅｎｃｙ）と関連があり、そしてこれ等
のディメンションは周波数が減少するとき増加する。約
７０乃至１４０ＭＨｚの中間周波数に対して、これ等の
ディメンションは許容し得なくなり、従ってひとまとめ
にした素子を備えた回路が必要である。

一般的に別々の回路素子によって達成されるパワーカッ
プラは良好な性能を有しているが、これ等は非常に高価
であり、且つとりわけこれ等のパワーカップラは回路の
他の部分が薄膜技術によって達成されたときパワーカッ
プラを回路の他の部分と接続するときに問題を生ずる。

薄膜技術及びひとまとめにした回路素子によって達成さ
れたパワーカップラはその代りに多くの場所をとり、そ
して不適切な性能を有しでおり、中央動作周波数の周り
の非常に狭い帯域において、又は非常にアンバランスな
オペレーションにおいてデバイスを無理に使用させる。

問題点を解決するための手段 本発明の目的は上記の欠点を回避し、そして薄膜パワー
カップラ、詳細にはひとまとめにした回路素子を備えた
３ｄＢ及び９０度中間周波数パワーデイバイダを示すこ
とであり、この薄膜パワーカップラは中央動作周波数の
周りの充分な広帯域において良い性能を有しでおり、場
所をとらず、信頼性があり、そして高価でない。

上記の目的を達成するために、本発明は少くともｆＩ／
＆１のインダクタ及び第２のインダクタが互に磁気的に
結合されていることを特徴としでおり、インダクタ及び
キャパシタを具備しでいで、ひとまとめにした回路素子
を備えた薄膜パワーカップラに関連している。

本発明の他の目的及び利点は、好ましい実施態様の以下
の詳細な説明及び限定しない実例の説明としてのみ与え
られた添付の図面から明らかとなるであろう。

実施例 第１図を参照すると、４つのボート１．２．３及び４に
気づくであろう、キャパシタ５はボート１とボート２と
の間に接続されており、一方キャパシタ６はボート３と
ボート４との間に接続されている。インダクタ対の端子
はまたボート１に接続されており、一方イングクタ８の
端子はまたボート２に接続されている。インダクタ９の
端子はまたボート３に接続されており、一方インダクタ
１０の端子はまたボート４に接続されている。インダク
タ７及び９の他の２つの端子は互に接続されていて、キ
ャパシタ１１の端子及びキャパシタ１２の端子に対して
第１の分岐回路を形成している。インダクタ８及び１０
の他の２つの端子は互に接続されでいて、キャパシタ１
１の他方の端子及びキャパシタ１３の端子に対して第２
の分岐回路を形成している。

キャパシタ５及び６は同じ値であり、そしてキャパシタ
１２及ｖ１３も同じ値である。４つのインダクタ７．８
．９及Ｖ１０も同じ値を有しでおり、更に、インダクタ
７及び８は相互インダクタンスによって互に結合されて
おり、それと同じことがインダクタ９及び１０に対して
も起る。

第１図の同じ構成要素が同じ番号で示されている第２図
では、本発明の理解のために肝要な素子のみが記載され
でいる。前記の図では、４つのインダクタ７．８．９及
び１０が薄膜技術によって絶縁支持体１５の第１の表面
上に得られることに気付くであろう。インダクタ７及び
８は互に面している２つのマイクロストリップラインを
使用して、正方形形状のスパイラル１６を形成すること
によって得られ、そしてこのようにしてインダクタ７及
び８は互に磁気的に結合される。同じようにして、イン
ダクタ９及び１０もまた、互に面する２つのマイクロス
トリップラインを使用して、正方形形状のスパイラル１
７を形成することによって得られ、そしてこのようにし
てインダクタ９及び１０もまた互に磁気的に結合される
。更に薄膜回路において通常行なわれているのと反対に
、インダクタ７．８．９及び１０に対応する領域におい
て、図に示されていない支持体１５の＄２の表面は、同
じインダクタの望ましくないキャパシタンス効果を避け
るためにグラウンド層（ｇｒｏｕｎｄｌａｙｅｒ）に欠
けている。

この達成は、それが２つのインダクタ対７−８及び９−
１０の各々に対して非常に良好な磁気結合及び非常に良
好なスペース利用を可能にするという点で特に有利であ
る。実際に正方形形状を採用して出願人は円形又は楕円
形形状に比べてより高い誘電値と場所をとる表面との間
の比を得た。

更に、２つのインダクタを互に面することによって、出
願人はよりよい磁石結合に加えて、かなりのスペースの
節約によって１つのインダクタによって標準的にとる表
面内に２つのインダクタを得た。

本発明の実施態様の第１の変化では、スパイラルは円形
形状を使用することによって、そして第２の変化では楕
円形形状を使用することによって得られることができる
。

前の図の同じ要素が同じ要素で示されている第３図では
、′″！”は正方形形状のスパイラルの外側の長さを示
しでおり、“Ｗ”はマイクロストリップラインの幅を示
しでおり、′Ｓ″は２つのマイクロストリップライン間
の間隔を示しでおり、“Ｄ”は２つの隣接するコイル間
の間隔を示しでおり、そして“Ｎ″′はコイル数を示し
ている。

前の図において、パワーディバイダについて説明したが
、回路は加算回路としても利用されることができ、又は
より一般的に構成要素を適切に寸法を決定すること（ｄ
ｉｍｅｎｓｉｏｎｉｎｇ）によってパワーカップラとし
て利用されることができる。

構成要素の寸法決定は、７０ＭＨｚ中央周波数で動作す
る３ｄＢ及び９０度パワーデイパイダを得るために、５
０乃至９０ＭＨｚ周波数帯域においてそれが最大１ｄＢ
不平衡オペレーシヨンのとき動作するように実施された
。

前記の明細から始めると、パワーデイバイダパラメータ
は次の値の間を変化する：“ｌ”は５乃至１０ｍ−；“
Ｗ″は０　、０．５乃至０．２　ｍｍ：“ｓ”は０．０
１乃至０．１＋＊曽；Ｄ″は０．１から０．５　ｍｍ：
そして“Ｎ”は２乃至５゜ 前の図を参照して説明すると、デバイスのオペレーショ
ンは３ｄＢ及び９０度パワーデイバイダで公知のオペレ
ーションであり、整合状態によって入力信号がボート１
に入り、入力信号の半分が「結合ボート（ｃｏｕｐｌｅ
ｄ　　ｐｏｒｔ）Ｊと呼ばれるボート２から出て行き、
入力信号の半分は［直接ボート（ｄｉｒｅｃｔ　　ｐｏ
ｒｔ）Ｊと呼ばれるボート３から出て行き、そして「絶
縁ボー）　（ｉｎｓｕｌａＬｅｄ　　ｐｏｒｔ）Ｊと呼
ばれるボート４から信号は出ない、更に、ボート２及び
３から出て（る信号は互に９０度位相が異なる。

キャパシタ１１はパワーディバイダの第１の分岐と第２
の分岐との間の電気的結合を改善し、且つ薄膜誘導子を
製造することによって受ける可能な公差を回復する。

薄膜パワーカップラの利点、本発明の目的は明らかであ
る。特にこれ等は、このようなカップラが薄膜技術によ
って達成され、それが残りの他の回路と共に同じ支持体
上に組み合わされており、それが信頼性があり、それが
高価でな（、それが場所をとらず、それが非常によい性
能を有しでおり、そしてそれがパワーディバイダーとし
て又はパワー加算器として使用されることができるとい
う結果となる。

また、本発明の範囲を逸説することなく当業者によって
上記のパワーカップラに対して多くの変更が可能である
ことは明らかである。

【図面の簡単な説明】

第１図は本発明によるパワーディバイダの電気的線図を
示している； 第２図は第１図の回路のこのフィルム実施態様の上から
の図を示している；そして 第３図は第２図の詳細を示している。 １．２．３．４・・・ボート ５．６．１１．１２．１３．１４・・命キャパシタ ７．８．９．１０番・・インダクタ 特許出願人　ジ−ティイー・テレコムニカツイオー二φ
ソチェタ・ベル・アチオニ 、＄４ Ｆｉｇ、Ｉ Ｆｉｇ、３ Ｆｌｇ、２

Claims (1)

1. 【特許請求の範囲】 １、インダクタ（７、８、９、１０）及びキャパシタ（
   ５、６、１１、１２、１３）を具備しているひとまとめ
   にした回路素子を備えた薄膜パワーカップラにおいて、 少くとも第１のインダクタ（７）及び第２のインダクタ
   （８）が互に磁気的に結合されていることを特徴とする
   薄膜パワーカップラ。 ２、該磁気結合を達成するために該第１のインダクタ（
   ７）及び該第２のインダクタ（８）が互に面している２
   つのマイクロストリップライン（７、８）を使用し、そ
   してコイルされ、第１のスパイラル（１６）を形成する
   ことによつて得られる特許請求の範囲第１項記載の薄膜
   パワーカップラ。 ３、該第１のスパイラル（１６）が正方形に形成されて
   いる特許請求の範囲第２項記載の薄膜パワーカップラ。 ４、該第１のスパイラル（１６）が円形に形成されてい
   る特許請求の範囲第２項記載の薄膜パワーカップラ。 ５、該第１のスパイラル（１６）が楕円形に形成されて
   いる特許請求の範囲第２項記載の薄膜パワーカップラ。 ６、該マイクロストリップライン（７、８）間の距離（
   ｓ）が０．０１ｍｍと０．１ｍｍとの間の値を有してい
   る特許請求の範囲第２項記載の薄膜パワーカップラ。 ７、該第１のスパイラル（１６）のコイル数（Ｎ）が２
   と５との間である特許請求の範囲第２項記載の薄膜パワ
   ーカップラ。 ８、少くとも第３のインダクタ（９）及び第４のインダ
   クタ（１０）がまた互に磁気的に結合されている特許請
   求の範囲第１項記載の薄膜パワーカップラ。 ９、該磁気結合を達成するために該第３のインダクタ（
   ９）及び第４のインダクタ（１０）が互に面している２
   つのマイクロストリップライン（９、１０）を使用し、
   そしてコイルされ第２のスパイラル（１７）を形成する
   ことによって得られる特許請求の範囲第８項記載の薄膜
   パワーカップラ。 １０、該第２のスパイラル（１７）が正方形に形成され
   ている特許請求の範囲第８項記載の薄膜パワーカップラ
   。 １１、該第２のスパイラル（１７）が円形に形成されて
   いる特許請求の範囲第８項記載の薄膜パワーカップラ。 １２、該第２のスパイラル（１７）が楕円形に形成され
   ている特許請求の範囲第８項記載の薄膜パワーカップラ
   。 １３、該マイクロストリップライン（９、１０）間の間
   隔（ｓ）が０．０１ｍｍと０．１ｍｍとの間の値を有し
   ている特許請求の範囲第８項記載の薄膜パワーカップラ
   。 １４、該第２のスパイラル（１７）のコイル数（Ｎ）が
   ２と５との間である特許請求の範囲第８項記載の薄膜パ
   ワーカップラ。 １５、薄膜カップラが支持体（１５）を具備しており、
   このような支持体（１５）の第２の表面が該インダクタ
   （７、８、９、１０）に対応する領域においてグラウン
   ド層を欠いている特許請求の範囲第１項及び第８項記載
   の薄膜パワーカップラ。 １６、該第１のインダクタ（７）が該第３のインダクタ
   （９）に接続されていて、カップラの第１の分岐を形成
   しており、該第２のインダクタ（８）が該第４のインダ
   クタ（１０）に接続されていて、カップラの第２の分岐
   を形成しでおり、キャパシタ（１１）が該第１のインダ
   クタ（７）及び該インダクタ（９）の接続点と、該第２
   のインダクタ（８）及び該第４のインダクタ（１０）の
   接続点との間に接続されている特許請求の範囲第１項及
   び第８項記載の薄膜パワーカップラ。 １７、該コンデンサ（１１）の値がカップラの該第１の
   分岐と該第２の分岐との間に所望の結合を得られるよう
   に、且つ該インダクタ（７、８、９、１０）を製造する
   ことによつて受ける可能な公差を回復するように選択さ
   れている特許請求の範囲第１６項記載の薄膜パワーカッ
   プラ。 １８、該インダクタ（７、８、９、１０）及び該キャパ
   シタ（５、６、１１、１２、１３）の値がパワーデイバ
   イダとしての性能を有するように選択つれている特許請
   求の範囲第１〜１７項のいずれか１つの項に記載の薄膜
   パワーカップラ。 １９、該インダクタ（７、８、９、１０）の値及び該キ
   ャパシタ（５、６、１１、１２、１３）の値がパワー加
   算器としての性能を有するように選択されている特許請
   求の範囲第１〜１８項のいずれか１つの項に記載の薄膜
   パワーカップラ。