JPH06501604A - 絶縁されたフィルタ段を有する多段モノリシック・セラミック帯域阻止フィルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 絶縁されたフィルタ段を有する多段モノリシック・セラミック帯域阻止フィルタ 発明の分野 本発明は、電気フィルタに関する。さらに詳しくは、本発明は、とくに高周波数 で有用であり、セラミック材料のモノリシック・ブロックから構成される、いわ ゆるモノリシンク・セラミック・フィルタに関する。さらに詳しくは、本発明は 、このような材料のブロック内に形成され、それぞれの段が互いに絶縁されてい るセラミック多段帯域阻止フィルタ（ｂａｎｄｓｔｏｐ　ｆｉｌｔｅｒ）に関す る。

発明の背景 電気フィルタは当技術分野において周知である。一般に、フィルタは低域通過フ ィルタ、高域通過フィルタ、またはノツチ・フィルタ（帯域阻止フィルタともい う）として分類できる。低域通過フィルタは、特定の所望のカットオフ周波数よ り高い電気信号を阻止し、カットオフ周波数以下またはそれより低い信号のみを 通過させる。高域通過フィルタは、特定のカットオフ周波数より低い電気信号を 阻止し、このカットオフ周波数以上またはそれより高い信号のみを通過させる。

帯域通過フィルタは、２つのカットオフ周波数の間の電気信号を通過させる。ノ ツチ・フィルタすなわち帯域阻止フィルタは、ＩＩカットオフ周波数と第２カッ トオフ周波数との間の電気信号を阻止する。

さまざまな種類の電気フィルタの構成も当技術分野で周知である。フィルタに要 求される性能仕様に応じて、抵抗。

コンデンサおよび／またはインダクタなどの受動素子を用いて電気信号濾波を行 なうことができるが、特定の能動素子も含むことができる。

比較的低い周波数、すなわち２００ＭＨｚ以下では、電気フィルタは一般に受動 阻止からなり、いわゆる集中素子（ｌｕｍｐｅｄ　ｃｏｍｐｏｎｅｎｔｓ）であ るのが一般的である。すなわち、インダクタは巻線いｗｉｒｅ−ｗｏｕｎｄ）デ バイスであり・７ンデンサは空気または他の誘電材料によって分離された並列プ レート・デバイスであるのが一般的である。高周波数、すなわち２００ＭＨｚ以 上では、集中素子は良好に動作しない、すなわち、電気特性は、デバイスの物理 的寸法やその物理的配置を含む多くの要因によって影響を受けることが周知であ る。高周波数では、巻線インダクタ上のリード細線（ｌｅａｄ　ｗｉｒｅ）の長 さ自体も、コイル巻線のインダクタンスに加わるインダクタンスを有し、デバイ スの設計製造において考慮しなければならないインダクタンスである。

いわゆるセラミック・ブロックフィルタは、高周波数における性能特性、製造性 、小型化（集中素子に比べて）および固有の堅牢性のため、近年多くの用途で一 般的になっている。セラミック・ブロック・フィルタは、高周波数において低域 通過、高域通過、帯域通過および帯域阻止機能を実行するのに適している。これ らのデバイスは、伝送線の１／４波長部を一般に用いて、低周波数で用いられる ディスクリートまたは集中素子の機能を実現するため、これらのデバイスは特に 高周波数において適している。

セラミック帯域通過フィルタは当技術分野において周知であり、米国において多 くの特許の主題となっている。一般にこれらのデバイスは、信号の比較的狭い帯 域を通過させ、この周波数帯域以外の信号を阻止するように構成されたいくつか の１／４波長部からなる。モノリシックな材料のブロック（すなわち材料の一体 ブロック）で帯域通過フィルタを構成する場合、帯域通過信号を段と段との間で 結合すると、入力端子からの所望の周波数信号の多くを出力端子に結合し、この 通過帯域以外の信号を阻止することにより、フィルタ特性応答が改善される。

２つの周波数の間の信号を阻止する帯域阻止フィルタまたはノツチ・フィルタで は、いくつかの縦続段を用いる帯域阻止フィルタは、一つのノツチ・フィルタ段 のみを用いるフィルタに比べて、より広く、減衰量の高い阻止帯域を与えること ができる。多段ノツチ・フィルタでは、段間信号結合により、不要周波信号がフ ィルタ入力からフィルタ出力にリークあるいは結合することがある。多段ノツチ ・フィルタの所望の特性に応じて、段と段との間の結合（股間信号結合）を最小 限に抑えることによりのみ、最適性能を実現することができる。多段ノツチ・フ ィルタにおける段間信号結合を最小限に抑えると、阻止すべきすべての信号をフ ィルタの連続する段に通過させることにより、フィルタの性能を改善し、各段は 不要信号をさらに減衰し、フィルタ出力におけるエネルギ・レベルをさらに低減 する。つまり、減資すべき信号がフィルタの入力ポートからフィルタの出力ボー トまで結合して、フィルタ段を迂回すると、信号が迂回するフィルタ段のため、 信号減衰量は低下する。

モノリシック・セラミック・ブロック・フィルタでは、フィルタは一つの材料の ブロックからなり、この材料から入力端子と出力端子との間の容量が常に実現さ れるという事実により、入力ポートから出力ボートまで特定の結合量が常に存在 する。従来では、多段セラミック・ノツチ・フィルタは、絶縁するため互いに物 理的に分離されている段を用いていた。多段セラミック・ノツチ・フィルタにお ける段間の絶縁は、各段をいくつかのブロックに物理的に分離することによって 行なわれ、各ブロックは、ある種の金属板によって設けられる金属シールドまた は連続する段を分離する物理的な距離によって絶縁され、入力信号がフィルタ出 力に容易に結合しないようにしていた。

多段ノツチ・フィルタにおける連続する段が物理的に分離されている従来技術で は、それぞれの段を互いに分離するスペースが無駄になっており、さらに重要な ことには、フィルタの製造がより困難になり、したがって高価になることである 。回路板のスペースが最重要であり、かつ、多段ノツチ・フィルタが要求される 用途では、単一またはモノリシックな材料のブロック内に具現される多段セラミ ック・フィルタは従来技術に対する改善である。従って、ノツチすなわち帯域阻 止応答特性を有し、単一の材料のブロックで構成され、段間の物理的なスペース および／またはシールドに頼らずにフィルタ段の間の絶縁を改善するモノリシッ ク・セラミック・ブロック・フィルタは、従来技術に対する改善である。

発明の概要 単一の絶縁材料のブロックからなる多段モノリシック・セラミック・ブロック帯 域阻止フィルタ（ノツチ・フィルタともいう）が提供される。このフィルタの個 々の段は、ブロックに作り込まれた減結合段（ｄｅ−ｃｏｕｐｌｉｎｇ　ｓｔａ ｇｅｓ）によって互いに絶縁され、この減結合段は、ブロックにおいてフィルタ 段の間に物理的に配置されためつき穴（ｐｌａｔｅｄｈｏｌｅｓ）である。

このブロックは、貫通する複数の穴を含んで構成される。

これらの穴の内面およびこのブロックの外面は、このプロツりの一つの上面を除 き、導電材料で被覆される。ブロックの被覆された表面と、被覆されていない上 面にプリントされた導電材料のパターンとは、複数の短絡された同軸共振器を形 成し、これらの共振器はブロック内の一つまたは複数の穴によって互いに絶縁さ れ、これらの穴の内面は完全に被覆され、接地に結合される。短絡された同軸共 振器の間にあり、かつ、導電材料によって被覆されたこれらの穴は、セラミック ・ブロック内のノツチ・フィルタの受動シールド素子となり、短絡された同軸共 振器を互いに絶縁し、それにより共振器から共振器への電気信号の段間結合を低 減し、ノツチ帯域における周波数応答特性および減衰を改善する。

図面の簡単な説明 第１図は、電気信号源および帯域素子フィルタからなる簡略電気デバイスを示す 。

第２図は、理想的な帯域阻止フィルタの応答を示す。

第３図は、段間絶縁を備えた多段モノリシック・セラミック・ブロック・フィル タの一つの実施例の等角図示す。

第４図は、第３図に示すデバイスの別の実施例を示す。

第５図は、モノリシック・セラミック・ブロック多段ノツチ・フィルタの別の実 施例の等角図を示す。

第６図は、第３図７第４図および第５図に示すデバイスの電気等価回路図を示す 。

好適な実施例の説明 第１図は、簡略化した電気デバイス（１ｏ）を示し、これは例えば無線通信装置 で用いられる回路でもよい。この簡略電気デバイス（１０）では、広い周波数範 囲で出力信号を有する電気信号源（１５）は、第１カットオフ周波数と第２カッ トオフ周波数との間のすべての周波数を阻止する（出力ボート２４に現われる信 号から阻止する）理想的な帯域阻止フィルタ（２０）の入カポ−）（２２）に結 合される。このフィルタ（２０）は、阻止された信号の帯域内の周波数を有する 信号を除き、信号源（１５）からのすべての信号をその出力ボート（２４）に結 合する。（第２図に示すように、７１以上およびＦ２以下のすべての信号は阻止 される。） 第２図は、第１図に示す帯域阻止フィルタ（２ｏ）を含む理想的な帯域阻止フィ ルタの伝達関数を示す。第２図において、伝達関数Ｖ、、、、、／Ｖ、、は、伝 達関数Ｖ。ｕ、／Ｖ。

１がゼロに等しいＦｌとＦ２との間の周波数を除くすべての周波数における単位 である。これらの２つの周波数の間（Ｆ、以上およびＦ２以下）では、帯域阻止 フィルタは電気エネルギを完全に阻止する。Ｆ１以下およびＦ２以上では、フィ ルタ（２０）はこれらの信号を減衰せずに通過させる。

（第２図に示す伝達関数は、理想的な帯域阻止フィルタのものであり、現実には 、はとんどすべてのフィルタ構成はカットオフ周波数に近づくにつれである程度 のロールオフ特性を示すことに留意されたい。フィルタ特性は当技術分野におい て周知である。） 第３図は、フィルタの連続する段の間で段間電気絶縁を施しているため、改善さ れた周波数応答特性を有する多段モノリシック帯域阻止フィルタの一つの構成を 示す等角図である。第３図に示すフィルタは、３つの縦続された段を有し、各段 は共振周波数付近の周波数で極めて低いインピーダンスを有する直列共振回路で あり、これらの周波数の信号を接地に短絡する。各段は、カットオフ周波数（Ｆ 、およびＦ２）の間の電気信号をある量で減衰する。

第３図において、帯域阻止フィルタ（２０）は、誘電材料のモノリシック・ブロ ック（２１）からなり、このブロックは、６つの外面、すなわち上面（２３）、 底面（２５）。

左側面（２６）、右側面（２９）、背面（２７）および前面（２８）を有する、 実質的に平行パイプ型（ｐａｒａｌｌｅｌｐｉｐｅｄ）である材料のモノリシン ク・ブロックである。上面（２３）を除き、すべての外面は導電材料層で被覆さ れ、この層は好適な実施例では銀からなる。側面の導ｔｉｉＩは電気的に共通で あり、上面を除くすべての面上の導電材料の連続的な畳を形成している。

上記の３つの短絡された疑似同軸的な伝送線はブロック内で形成され、それぞれ はこのフィルタの共振周波数（すなわちＦｌおよびＦ２）で、これらの周波数の 信号の波長の１／４波長よりもわずかに短い物理的な長さを有する。好適な実施 例では、これらの短絡された伝送線は、ＦｌとＦ２との間で送信端の入力信号を 約８１度位相シフトする。伝送線理論において周知なように、これらの短絡され た同軸伝送線（めっき穴３０．３４．３８によって形成される）は、これらの周 波数においてインダクタとして機能する。

これらの共振器は、穴（３０，３４，３８）内のブロックの誘電材料の内面を被 覆する導電材料によって形成され、これらの共振器は上面（２３）から底面（２ ５）まで材料ブロック（２１）を完全に貫通している。上記のように、上面（２ ３）を除き、すべての外面（２１，２５，２８゜２９．２７）は導電材料層によ って被覆されている。これらの外面（２１，２５，２８，２９，２７）（図示の ように所定のパターンのみが被覆されている上面を除く）は、接地と電気的に等 価であるので、穴（３０，３４，３８）の底端部（ブロックの底面近傍の穴の端 部）における穴の内壁の導電材料を外面（２１，２５，２８，２９，２７）を被 覆する材料に電気的に結合することにより、穴の内壁の導電材料は短絡伝送線の 長さを形成し、その物理的な長さは、ブロックの高さＨに等しい。これらの線の 電気的な長さがＦｌおよびＦ２付近で信号の厳密な１／４波長よりも短くなるよ うに選択されると、伝送線のこれらの長さはインダクタとして機能する。

穴３０，３４．３８内の被覆によって形成される共振器がフィルタ（底端部が接 地に短絡さている）の周波数においであるいはその付近でインダクタとして機能 する場合には、コンデンサをこれらの共振器の上端部に直列接続することによっ て、直列共振器は容易に作ることができる。第３図において、穴３０，３４．３ ８のそれぞれの上端部の周りに、穴（３０，３４，３８）の端部付近であるが、 これらの穴の端部に実際に接触しないメタライゼーションの小さな縁（４０，４ ４，４８）が設けられている。このメタライゼーションおよび穴（３０，３４， ３８）の表面上のメタライゼーションは、共振器によって与えられるインダクタ ンスと電気的に直列のコンデンサを形成する。これらの直列接続されたコンデン サとインダクタとは、Ｆ　およびＦ２付近で共振し、かつ、これらの周波数の間 の信号を接地に短絡して、信号を減衰する直列共振回路を形成する。

電気信号は、入力ボートを介してこれらの複数の直列共振段の第１段に結合され 、入力ボートはブロック（２１）の一方の面上（第３図に示すブロック（２１） の正面（２８））の導電バンド（２２）からなる。この導電パッド（２２）は、 第３図に示すように、入力／出カバノド（２２）の周りの小さいメタライズされ ていない領域によって、ブロック（２１）の正面（２８）を被覆する接地された 材料から絶縁されてる。

導電パッド（２２）上の信号は、穴（３ｏ）の開口部の周囲を取り囲み、コンデ ンサを形成する導電材料層（４ｏ）と、穴（３０）内の導電膜によって形成され る短絡された同軸共振器の第１の共振器によって与えられるインダクタンスとに よって構成される直列共振回路に入る。ＦｌとＦ２との間では、この直列共振回 路のインピーダンスは極めて低い。

この第１段からの電気信号は、インダクタ（５０）を介して第２段に結合される が、このインダクタ（５０）は第３図の好適な実施例では、穴（３４）によって 形成される第２の短絡同軸共振段の周囲を取り囲む導電材料層（４４）に対する 入力／出力パッド（２２）付近の導電層の部分に物理的に結合される細線（５０ 〉の長さである。直列共振ＬＣ回路である第２フィルタ段は、穴（３４）の内面 上の被覆によって形成され、これはＦｌとＦ２との間でインダクタンスとして機 能し、穴３４のメタライゼーションと穴３４を取り囲むが穴内のメタライゼーシ ョンに接触しないメタライゼーションの縁（４４）との間の容量として機能する 。

各共振回路が（より広く、より高い減衰量の阻止帯域のため）独立して動作する ためには、これらの回路は互いに減結合すなわち絶縁しなければならないが、Ｆ 　以下かつＦ２以上の信号に対して入力（２２）からフィルタの出力まで完全な 回路を維持しなければならない。

第１段と第２段との間の絶縁は、第１段と第２段との間の中間穴（３２）内のメ タライゼーションによって行なわれる。穴（３２）はそれ自体が導電材料によっ て完全に被覆されているが、両端において電気接地電位に短絡されており、この 穴（３２）内の表面は、導電材料の層を実質的に形成し、第１フィルタ段を第２ フィルタ段から遮蔽している。第３図において、穴（３２）の周囲を取り囲む導 電材料（４２）は、ブロック（２１）の外面を被覆する導電材料に結合されてい ることがわかる。そのため、この穴（３２）は両端において接地され、第１共振 段における電気信号を第２共振段から阻止している。

インピーダンス反転回路（インダクタ５０と、各インダクタ５０における接地に 対する容量とによって構成される）は、第１フィルタ段と第２フィルタ段とを互 いに絶縁しつつ、第１フィルタ段からの信号を第２フィルタ段に結合する。この インピーダンス反転回路はインダクタ５０とその関連容量とによって実現され、 １／４波長伝送線と電気的に等価であり、１７４波長伝送線は、周知なように、 インピーダンス・インバータとして機能する。

（このようなインピーダンス反転伝送線は、第１端部および第２端部を有する。

第１端部におけるインピーダンスの値は、第１端部の値の数学的な逆数に実質的 に等しい値として第２端邪に現われ、第２端部におけるインピーダンスの値は、 第１ｍ部の値の数学的な逆数に実質的に等しい値として第１端部に現われる。イ ンピーダンス反転伝送線の２つの導線が第１端部において互いに短絡されると、 第１端部のインピーダンスはゼロ・オームとみなされる。従って、第１ｅｔ部の インピーダンスは極めて高いか、無限大に近くなり、開路のようになる。逆に、 ２つの導線がそれぞれ何にも接続されていない場合のように、第１端部のインピ ーダンスが無限大のとき、第２端部のインピーダンスはゼロに近くなる。） 第１フィルタ段（メタライゼーション４０と、穴３０内のメタライゼーションと によって形成される）によって与えられる接地に対する低インピーダンスは、第 ２フィルタ段（メタライゼーション４４と、穴３４内のメタライゼーションとに よって形成される）において、共振８５０とその関連容量とによって行なわれる インピーダンス変換によって高インピーダンスに変換される。第２フィルタ段に よって行なわれるこの高インピーダンスと接地に対する低インピーダンスとの並 列結合は、第２フィルタ段の低インピーダンスに実質的に等しい。第１フィルタ 段からインダクタ５０を見ると、第１フィルタ段にはインダクタ５０がらの高イ ンピーダンスが現われ（第２フィルタ段によって与えられる低インピーダンスの 反転による）、また、第１フィルタ段を見ると、第２フィルタ段にはインダクタ ５０からの高インピーダンスが現われる（第１段によって存えられる低インピー ダンスの反転による）ことが明らかである。

従って、インダクタ５０は、その容量（これについては第６図においてさらに詳 細に説明する）と共に、各段を互いに絶縁することが明らかである。

第１フィルタ段から第２フィルタ段に結合される電気信号は、第３フィルタ段に おいてさらに減衰される。第３段は、穴３８内壁のメタライゼーションおよび穴 ３８を取り囲むメタライゼーション（４８）によって形成される。また、この第 ３段は、ＦｌとＦ２との間で共振する直列共振回路であり、その共振周波数にお いて、接地に対する低インピーダンスを与え、このような信号を減衰する。第３ 段を＃１２段から絶縁することは＃！２絶縁穴（３６）によって実現され、この 第２絶縁穴は第３段を第２段から絶縁し、また、第２インピーダンス・インバー タによって第２フィルタ段と第３フィルタ段との間で結合されている。この第２ インピーダンス・インバータは、穴３４を取り囲むメタライゼーション（４４） と穴３８を取り囲むメタライゼーション（４８）との間に結合された細線である 第２インダクタ（５２）ならびに各端部における関連容量によって構成される。

共振時の低インピーダンスを有する第２段（穴３４）における信号に対して、第 ３段のインピーダンス（このインピーダンスも共振時に低い）は、これらの２つ の段の間のインピーダンス反転によって与えられるインピーダンス反転のため極 めて高いインピーダンスとして現われる。共振時のインピータンスが低い第３段 に対して、第２段のインピーダンスは高く現われる。第１段および第２段につい て上で説明したように、第２段および第３段も互いに絶縁される。

前述のように、第１および第２共振段（穴３０．３４）からの信号は、各段の間 の穴（穴３２）の内壁のメタライゼーションによって互いに遮蔽され、これはそ の両端において接地（ブロック２１の他の外面２３，２５，２６，２７．２８． ２９上のメタライゼーション）に短絡される。

第２および第３共振段からの信号は、この第２段と第３段との間に配置された別 の穴（３６）によって互いに遮蔽され、この穴（３６）も両端において接地に短 絡され、穴（３４，３８）内に形成された２つの共振段の間の絶縁部を形成して いる。

フィルタ（２０）からの出力信号は、多段モノリシック・セラミック・ノツチ・ フィルタの第２人力／出力バンド（２４）から取り出され、このパッドもブロッ ク（２１）の正面（２８）上にあり、入力／出力パッド（２４）を取り囲む小さ なメタライゼーションされていない領域によって、これらの面上のメタライゼー ションから絶縁されている。

第３図に示す実施例では、段間インダクタ（５０，５２）は細線である。異なる 周波数では、第４図に示すような別の実施例は巻き線インダクタを用いてこれら の段を互いに結合することができる。第５図に示すようなさらに別の実施例は、 ブロック（２１）の上面（２３）上の導電材料のプリント層を用いて、共振段を 互いに電気的に結合することができる。第５図において、上面にプリントされた 導電材料は一般に銀またはスクリーン・プリントが可能な他の導電ペーストであ る。（第５図に示す実施例は、第３図および第４図に示す実質的に楕円形の穴と は異なり、円形の断面の穴を用いている。）さらに、第５図において、入力／出 力パッド（２２，２４）はブロックの上面（２１）上に示されている。

第６図は、第３図、第４図および第５図に示す実施例の電気等価図を示す。入カ バノド（２２）は、接地へのコンデンサ（２１０）と共に明確に示されており、 このコンデンサは、入力／出力パッド（２２）材料と、電気的に接地されている ブロックの外面上の導電層に対するメタライゼーション層（４０）との間の容量 結合である。

第１共振段に対する結合コンデンサ＜２１２）は、周辺メタライゼーション（４ ０）と第１穴（３０）の内面上のメタライゼーションとの間に存在する容量であ る。第６図において、第１短絡伝送線（２３０）は、穴（３０）の内面上のメタ ライゼーションである。穴（３０）の内面上のメタライゼーションは、ブロック （２１）の底面において穴く３０）の下端部における底端部（２５）において接 地に接続される。

第１フィルタ段Ａを第２フィルタ段Ｂに結合するインダクタンス（２５０）は、 第３図、第４図および第５図にそれぞれ示す細線（５０）またはインダクタ（５ ０）またはプリント・トレースである。このインダクタ（２５０）はコンデンサ （２６０）と共に、共振段Ａから共振段Ｂへのインピーダンス変換を行なう。イ ンダクタ（２５０）およびコンデンサ（２６０）は、第２共振段Ｂのインピーダ ンスを反転するｌ／４波長伝送線に等しいものを形成する。

短絡同軸共振器（２３８）と直列のコンデンサ（２１６）によって構成される第 ３フィルタ段Ｃは、容量（２６０）と共に第２インダクタ（２５２）を介して第 ２フィルタ段Ｂに結合される。この場合にも、コンデンサ（２６０）およびイン ダクタ（２５２）は、第３フィルタ段Ｃのインピーダンスを反転するインピーダ ンス反転機能を実行する。

コンデンサ２６０は、部分的には、中間穴（３４）を取り囲むメタライゼーショ ン層（４４）とブロックの外面上のメタライゼーションとの間に存在する容量で ある。細線（５０，５２）ならびにインダクタまたはプリント・トレース（第４ 図および第５図に示す）は、接地に対する分散容量を有し、その一部はコンデン サ２６０によって表されることはもちろんである。

第３図に示すような被覆穴（３２，３６）によって行なわれる絶縁により、フィ ルタ段Ａ、Ｂ、Ｃの間の段間結合は低減され、ノツチ・フィルタの周波数応答は 従来の誘電ノツチ・フィルタに比べて実質的に改善される。好適な実施例では、 ブロックにおける穴は、第３図および第４図に示す穴と同様な実質的に楕円形の 断面の穴である。材料ブロック（２１）として選ばれる材料は誘電率Ｅ、が３７ に等しい四チタン化バリウム（ｂａｒｉｕｍ　ｔｅｔｒａｔｉｔａｎａｔｅ）セ ラミックである。ブロックの外面の導電膜および穴の内面の導電膜ならびにプリ ントされた上面のパターンは、多くの業者によって供給される銀ペースト上で焼 成（ｆｉｒｉｎｇ）することによって形成される。連続する短絡同軸共振段を結 合するインダクタは、２５ミル径の５巻数の１０ミル細線からなる。

第３図に示すように、好適な実施例における高さは０゜５３インチに等しく、こ こで長さしは０．４９インチに等しく、ブロックの輻は０．２３５インチに等し い。穴は約０．１１６インチＸ０．０３４インチで、中心と中心との間の間隔は ０．８４インチに等しい。

好適な実施例では、入力容量（２１０）は約２ピコフアラド（ｐｉｃｏｆａｒａ ｄｓ）である。コンデンサ（２１２）は約１゜４７ピコフアラドである。第１共 振器（２３０）のインピーダンスは、共振時に約８．９オームである。容量（２ ６０）は約２．７ピコフアラドであり、ＬｌおよびＬ２のインダクタンスは共に １１ピコヘンリ（ｐｉｃｏｈｅｎｒｉｅｓ）である。

コンデンサ（２１４）は約１．７８ピコフアラドであり、第２共振器のインピー ダンスは共振時に９．１オームに等しい。コンデンサ（２１６）は１．３８ピコ フアラドであり、第３共振段（２３８）のインピーダンスは８．９オームに等し い。出力容量（２１８）は約２．５６ピコフアラドである。これら上記のすべて の値および寸法を用いると、上記のインピーダンスを有する共振器は８３８ＭＨ ｚで共振する。

Claims (8)

【特許請求の範囲】
1. １．所望の周波数の電気信号を阻止する多段モノリシック・セラミック・ブロッ ク帯域阻止フィルタであって：少なくとも上面，側面および底面を有する誘電材 料のブロックからなるフィルタ本体であって、このフィルタ本体を貫通する少な くとも第１および第２穴を有し、該穴は前記ブロックの上面において第１端部を 有し、前記ブロックの底面において第２端部を有し、該フィルタ本体と前記第１ および第２穴の内面とは、前記上面を除いて、導電材料によって実質的に被覆さ れ、電気的な接地を形成し、前記第１および第２穴の前記被覆された内面は、第 １および第２インダクタンスを有し、かつ少なくとも一つの周波数において、そ れぞれの第２端部の接地に短絡された第１および第２インダクタを形成するフィ ルタ本体；前記第１インダクタと第２インダクタとの間の電気結合を阻止する、 前記フィルタ本体内の絶縁部であって、前記ブロックを少なくとも部分的に貫通 し、前記第１穴と第２穴との間に位置する第３穴からなり、該第３穴は前記上面 において第１端部を有し、前記底面において第２端部を有し、該第３穴の内面は 、前記第１および第２端部において前記フィルタ本体の前記導電材料被覆面に電 気結合された導電材料によって実質的に被覆されている絶縁部；前記第１穴の前 記第１端部を取り囲む導電材料からなり、前記第１インダクタの第１端部に結合 され、信号を前記帯域阻止フィルタに容量結合し、電気信号を前記第１インダク タの第１端部に容量結合し、少なくとも一つの周波数において、前記第１インダ クタと共に接地する第１直列共振回路を形成する入力手段； 前記第２穴の前記第１端部を取り囲む導電材料からなり、前記第２インダクタの 第１端部に結合され、前記帯域阻止フィルタから信号を容量結合し、電気信号を 前記第２インダクタに容量結合し、少なくとも一つの周波数において、前記第２ インダクタと共に接地する第２直列共振回路を形成する出力手段；および 前記入力手段と出力手段との間に結合され、第１端部と第２端部を有し、他方の 端部におけるインピーダンスの実質的に数学的逆数であるインピーダンスを一方 の端部において与えるインピーダンス反転手段； によって構成されることを特徴とするフィルタ。
2. ２．前記インピーダンス反転手段は、前記入力手段および出力手段を互いに電気 結合する所定の長さの細線からなることを特徴とする請求項１記載のフィルタ。
3. ３．前記インピーダンス反転手段は、前記入力手段および出力手段を互いに電気 結合する、前記ブロックの上面上の所定の長さのプリントされた導電材料からな ることを特徴とする請求項１記載のフィルタ。
4. ４．前記フィルタ本体は、並列パイプ型（ｐａｒ３ｌｌｅｌｐｉｐｅｄ）を有す る誘電材料のブロックからなることを特徴とする請求項１記載のフィルタ。
5. ５．前記第１および第２穴は、実質的に楕円形の断面を有することを特徴とする 請求項１記載のフィルタ。
6. ６．前記入力手段は、前記ブロックの側面の被覆されていない領域に重複する導 電材料の領域からなることを特徴とする請求項１記載のフィルタ。
7. ７．前記出力手段は、前記ブロックの側面の被覆されていない領域に重複する導 電材料の領域からなることを特徴とする請求項１記載のフィルタ。
8. ８．前記第１および第２インダクタは、互いに実質的に等しいインダクタンスを 有することを特徴とする請求項１記載のフィルタ。