JPS6122788B2

JPS6122788B2 -

Info

Publication number: JPS6122788B2
Application number: JP52125326A
Authority: JP
Inventors: Minoru Kuroda; Hiroshi Itoyama
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1977-10-15
Filing date: 1977-10-15
Publication date: 1986-06-03
Also published as: JPS5458064A

Description

【発明の詳細な説明】本発明は電子時打装置に関するもので、その目
的とするところは任意の正時の時打音の数を零
や、１個に設定することができる電子時打装置を
提供するにある。

以下本発明を実施例回路によつて説明する。第
１図は一実施例回路を示し、図中１は自走マルチ
バイブレータからなる発振器であつて、打音周期
パルス信号並びに音声用クロツク信号を作成する
ための基本周波数信号を発振するようになつてい
る。２は第１の分周回路で、カウンタA₁，A₂，
A₃，A₄と、Ｊ―ＫフリツプフロツプFF₁と、終
段の出力のパルス幅を決定するためのアンド回路
a₁等から構成され、発振器１の発振出力を分周
し、その終段側の分周出力にて打音周期パルス信
号を作成するようになつている。３は音声用クロ
ツク信号を前述の発振出力から作成するための音
声用クロツク信号作成用の分周回路であつて、こ
の分周回路３はカウンタB₁の分周出力を一方の
音声周波数出力とし、カウンタB₂とフリツプフ
ロツプFF₂の分周出力を他方の音声周波数出力と
しているもので、必要な分周出力が偶数（１／２
ⁿ）であれば、カウンタ以外にフリツプフロツプ
を用いて奇数分周出力を得るようにしている。４
は電源スイツチSW₁をオンしたときに第２図ａの
ように信号を出力して、分周回路２の出力である
打音周期パルス信号の出力を制御するフリツプフ
ロツプFF₃の出力を決定するパルス信号発生回路
である。５は時打数を決定するための時打数設定
回路であつて、時刻合わせ回路６のスイツチSW₂
を投入すると、前記フリツプフロツプFF₃が
“Ｈ”出力となつて、分周回路２の打音周期パル
ス信号が時打数設定回路５のカウンタ５ｃに入力
し、同時にカウンタ５ｃの出力がＪ―Ｋフリツプ
フロツプからなるプリセツトカウンタ５ｅにプリ
セツトされるようになつている。７は水晶時計か
ら正時信号が入力すると動作する正時信号発生回
路で、この正時信号発生回路７は正時信号スイツ
チSW₃を正時信号の入力と同時にオンして信号を
出力し、前記フリツプフロツプFF₃の出力を
“Ｈ”とし、前記時刻合わせ回路６と同様に打音
周期パルス信号の出力を行なわせしめてその打音
周期パルス信号を時打数設定回路５へ入力させる
ようになつている。この入力はフリツプフロツプ
FF₄によつて正時信号のときはプリセツトカウン
タ５ｅのみ入力するように制御される。図中８は
打終りの打音のみ、それ以前の打音間隔に比して
半拍遅らせるために打音周期パルス信号を処理す
るための遅延回路であり、９は打音周期パルス信
号にて音声用クロツク信号を変調し且つ減衰させ
て時打信号を生じさせる減衰回路である。１０は
12時を打音した次の正時信号で１時を打音するよ
うに時打数設定回路５のカウンタデータを制御す
るための制御回路である。しかして各回路４乃至
１０並びにフリツプフロツプFF₃，FF₄にて時打
論理手段を構成する。図中１１は前述の時打信号
を入力して増幅し、その増幅信号にてスピーカ１
２を駆動して時打音を発鳴させるアンプであつ
て、スピーカ１２と共に発鳴手段を構成する。１
３はスキツプ回路であつて、スイツチSW₄を投入
すると、アンプ１１に入力する時打信号をどの正
時にあつても１個のみと設定するための回路であ
り、１４はストツプ回路であつて、スイツチSW₅
を投入すると、アンプ１１に入力する時打信号を
どの正時にあつても零と設定するための回路であ
り、１５はスキツプ回路１３、ストツプ回路１４
の信号に基いて打音周期パルス信号が減衰回路９
へ入力するタイミング設定や抑止するための論理
回路であつて、この論理回路５とスキツプ回路１
３にてスキツプ手段を構成し、また論理回路５と
ストツプ回路１４とにてストツプ手段を構成す
る。

次に本発明の一実施例回路の動作を説明する。
まず打音周期パルス信号並びに音声用クロツク信
号の作成過程を説明する。発振器１の発振出力た
る基本周波数信号T₀は分周回路２のカウンタA₁
へ入力して、このカウンタA₁とアンド回路a₂及
びノア回路a₃，a₄で構成されるフリツプフロツプ
FF₁とによつて基本周波数信号T₀を分周して適宜
周波数の分周出力を得て、この分周出力を更にカ
ウンタA₂へ入力して、その出力を更にまたA₃を
経て最終段のカウンタA₄へ入力する。カウンタ
A₄はパルス幅を設定する際リセツトする必要が
あるため、カウンタA₂とは別個している。また
A₃はカウンタA₂を１ビツト分付加することで、
カウンタA₂に取組んでも勿論よい。さてカウン
タA₄はその出力をアンド回路a₁に入力させて全
出力が“Ｈ”となつて際に出力（打音周期パルス
信号）を得る。ここで、カウンタA₄のQ₉出力の
周波数を打音周期パルス信号の幅としている。一
方分周回路３にあつては、発振器１の基本周波数
信号T₀をカウンタB₁へ入力させて、その３ビツ
ト目の分周出力を取出し、カウンタB₂、フリツ
プフロツプFF₂によつて奇数の分周出力（音声用
クロツク信号）を得る。尚インバータB₃，B₄は
信号の重なりを防止するためのものである。

このようにして得られた第２図ｂの打音周期パ
ルス信号と、音声用クロツク信号は後述の時打論
理手段の動作によつて時打信号となる。さてカウ
ンタA₄の各ビツトの出力はQ₁₄の出力のみ反転さ
れて、その反転出力と共に遅延回路８のアンド回
路８ａに入力し、第２図ｃのような半拍遅れた打
音周期パルス信号となる。この遅延した打音周期
パルス信号が打終り打音周期パルス信号となる。
ここで打終り音とは、正時信号が入力されて打音
出力される際、そのときの最後の打音を示す。

次いで時打論理手段の動作について説明する。
今時刻合わせを行なうとすると、スキツプ回路１
３並びにストツプ回路１４の夫々のスイツチ
SW₄，SW₅を共に開離し、論理回路１５のアンド
回路１５ａの１入力を“Ｌ”とし且つインバータ
１５ｃを介してアンド回路１５ｂの１入力を
“Ｈ”とするとともに、インバータ１５ｄを介し
てアンド回路１５ｂの１入力を“Ｈ”に設定して
おく。勿論この場合電源スイツチSW₁は投入して
いる。次に時刻合わせ回路６のスイツチSW₂を投
入すると、ノア回路６ａより第２図ｄにようなパ
ルス信号が出力してフリツプフロツプFF₃の出力
が“Ｈ”となり、分周回路２のアンド回路a₁の打
音周期パルス信号をアンド回路８ｂを介してオア
回路８ｆから第２図ｚのように出力する。第２図
ｅはアンド回路８ｂの出力を示す。このとき打音
周期パルスは減衰回路９のトランスフアゲート
Tg₁，Tg₂，Tg₃をオンさせて、分周回路３から
出力する音声用クロツク信号を変調するととも
に、コンデンサCgと抵抗Rg，Rfとで減衰させて
時打信号を作成し、その時打信号をアンプ１１に
入力させスピーカ１２より時打音を発鳴させる。
同時に前記オア回路８ｆより出力する打音周期パ
ルス信号を時打数設定回路５のカウンタ５ｃへ入
力してカウントさせ、同時にプリセツトカウンタ
５ｅへセツトする。所定の時打数（例えば３個）
をカウントさせて設定が終了したら、前記時刻合
わせ回路６のスイツチSW₂をオフにすると、フリ
ツプフロツプFF₃出力が“Ｌ”となり、アンド回
路８ｂを介してオア回路８ｆから出力する打音周
期パルス信号は出力しなくなる。さて打音周期パ
ルス信号の出力停止と同時に時刻合わせ回路６の
ノア回路６ｂからカウンタ５ｃへ１個のパルスが
第２図に示すように出力し、カウンタ５ｃの
Q₄出力を第２図ｊのように“Ｈ”とする。尚第
２図ｈ，ｉ，ｋはカウンタ５ｃのQ₁，Q₂，Q₈の
出力を夫々示し、第２図ｏ，ｐ，ｑ，ｒはプリセ
ツトカウンタ５ｅのQ₁，Q₂，Q₄，Q₈出力を示
す。

次に水晶時計から正時信号が第２図ｍのように
入力すると、正時信号スイツチSW₃を正時信号発
生回路７はオンし、フリツプフロツプFF₃を
“Ｈ”出力として、分周回路２のアンド回路a₁か
ら出力する打音周期パルス信号をアンド回路８ｂ
を介してオア回路８ｆより出力する。これと同時
にフリツプフロツプFF₄の出力を第２図ｇのよう
に“Ｈ”とする。さて打音周期パルス信号にて時
合わせと同様に音声用クロツク信号を変調すると
ともに減衰回路９にて減衰させスピーカ１２から
時打音を発鳴させる。これと同時に打音周期パル
ス信号は時打数設定回路５のプリセツトカウンタ
５ｅの入力端C₁に第２図ｎのように反転入力
し、打音周期パルス信号をシリーズにシフトして
減算カウントする。ところで本発明電子時打装置
においては打終わり打音をそれ以前の時打音の間
隔より長くし且つ減衰時間を長くして特徴と持た
せるために、打終り音を検出する必要がある。そ
こでプリセツトカウンタ５ｅの各ビツト出力が
〔1111〕となつたとき一致信号を第２図Ｓのよう
にアンド回路５ａより出力し、その出力信号を遅
延回路８のアンド回路８ｃへ入力させるととも
に、インバータ８ｇを介してアンド回路８ｂに入
力させる。そのためアンド回路８ｂから出力して
いた打音周期パルス信号は停止し、アンド回路８
ａより出力している前述の打終り打音周期パルス
信号が出力することになる。しかし、このままで
は打音のすぐ次に打終り音が発鳴されることにな
るので、カウンタ８ｈにて打終り打音周期パルス
信号をカウントして例えば２ビツト目の出力とす
ることによつて以前の打音より長い間隔の打終り
打音が得られることになる。このとき打終り打音
周期パルス信号をカウンタ８ｈへ入力させる際カ
ウンタ８ｈは入力パルスの後縁でカウント動作す
るため、第２図ｔのように入力パルスをインバー
タ８ｄにて反転させパルスの前縁で第２図ｕ，ｖ
のようにカウント動作させる。

しかしてカウンタ８ｈの２ビツト目の出力が
“Ｈ”となるとアンド回路８ｅから第２図ｗに示
す打終り打音が半拍遅れた打音としてオア回路８
ｆを介して出力する。これと同時にアンド回路５
ｄに入力し、レジスタ９ａからパルスがノア回路
９ｂへ出力し、ノア回路９ｂから“時刻送り信
号”として第２図ｙのようにカウンタ５ｃへ１個
のパルスが送込まれて、次の時刻にカウンタ５ｃ
を設定する。またトランスフアゲートＴ_G３をオ
フして、抵抗Rfを除き、それ以前の打音に比し
て減衰回路９の減衰時間を長くし、打終り打音の
音色をそれ以前の打音と異ならしめる。また同時
にレジスタ９ａのQ₂の反転出力と、Q₁₄の出力と
をノア回路９ｃにてノアゲートして第２図ｘに示
すその出力パルスを“打音停止信号パルス”と
し、フリツプフロツプFF₂の出力を“Ｌ”とする
とともに、フリツプフロツプFF₄を“Ｈ”出力に
して、プリセツトカウンタ５ｅをパラレル動作さ
せ、前述のカウンタ５ｃの内容をセツトする。

ところで、時打音を正時数だけ発鳴させたくな
い、例えば夜10時から翌朝５時のような就寝中の
場合、スキツプ回路１３のスイツチSW₄を投入す
るとよい。即ちスイツチSW₄を投入すると、時打
数設定回路５のアンド回路５ｄの１入力を“Ｈ”
とするとともに、論理回路１５のアンド回路１５
ａの１入力を“Ｈ”とし且つアンド回路１５ｂの
１入力を“Ｌ”とする。ここで正時信号発生回路
７のスイツチSW₂が投入されると、上述の動作と
同様に遅延回路８のオア回路８ｆを介して打音周
期パルス信号が出力することになるがアンド回路
１５ｂの出力は“Ｌ”であるため、減衰回路９の
トランスフアゲートＴ_G２はオンされず時打され
ない。しかし一方アンド回路８ａから出力する打
終り打音周期パルス信号の１つ目のパルスがアン
ド回路１５ａに入力するとアンド回路１５ｅの出
力が“Ｈ”となり、従つてアンド回路１５ａの出
力が“Ｈ”となつて、オア回路１５ｆの出力を
“Ｈ”とし、その信号にてトランスフアゲートＴ_G
_２をオンし、音声用クロツク信号を変調且つ減衰
させて、アンプ１１へ時打信号として出力し、ス
ピーカ１２から時打音を発鳴する。同時に前記１
つ目の打終り打音周期パルス信号は第２図ｆのよ
うにアンド回路８ｃ、インバータ８ｄを介してカ
ウンタ８ｂへ入力される。引続いて２つ目の打終
り打音周期パルス信号の立上りがカウンタ８ｈへ
入力するとカウンタ８ｈから信号が出て、時打数
設定回路５のアンド回路５ｄの１入力を“Ｈ”と
する。それと同時に減衰回路９のレジスタ９ａか
らパルスが出力してノア回路９ｂの出力を“Ｈ”
とし、そのパルスを時刻送り信号としてカウンタ
５ｃへ入力し、プリセツトカウンタ５ｅの内容を
次の正時の時打数にプリセツトする。次いでノア
回路９ｃから打音停止信号パルスとして出力し、
フリツプフロツプFF₃を“Ｌ”出力にして打終り
打音周期パルス信号並びに打音周期パルス信号の
出力を停止する。従つて結果として時打音は、１
つ目の打終り打音周期パルス信号による１個のみ
が発鳴されることになる。第３図はスキツプ手段
を働らかした場合のタイムチヤートを示し、同図
ａはスキツプ回路１３の出力信号を示し、同図ｂ
はスキツプ機能作動中の正時信号を示し、同図ｃ
はアンド回路１５ｅの出力信号を示し、同図ｄは
アンド回路５ｄの出力信号を示し、同図ｅ，ｆは
夫々打音停止信号、時刻送り信号を示し、また同
図ｇは時打音の発鳴状態を示すものである。

次に全く時打音を鳴らしたくない場合には、ス
トツプ回路１４のスイツチSW₅を投入するとよ
い。

即ちスイツチSW₅を投入すると、インバータ１
５ｄを介してアンド回路１５ｂの１入力を“Ｌ”
としアンド回路１５ｂへ入力される打音周期パル
ス信号の減衰回路への入力を阻止する。従つて正
時信号が入力しても、打音周期パルス信号は時打
数設定回路５のみに送り込まれ、減衰回路９のト
ランスフアゲートTg₂には入力しない。従つて全
く時打音を生じないのである。ところでスイツチ
SW₅を途中でオフにすると、その時点の時打数設
定回路５のプリセツトカウンタ５ｅの減算カウン
ト内容に基づいて、打音周期パルス信号並びに打
音周期パルス信号が減衰回路９の入力して、それ
に応じた時打音をスピーカ１２より発鳴するので
ある。第４図はストツプ手段を働らかした場合の
タイムチヤートを示し、同図ａはストツプ回路１
４の出力信号を示し、同図ｂは正時信号を示す。
同図ｃはストツプ機能を働らかしている最中のプ
リセツトカウンタ５ｅの入力端C₁の入力信号を
示し、同図ｄ，ｅ，ｆ，ｇはプリセツトカウンタ
５ｅの各ビツトQ₁，Q₂，Q₄，Q₈の出力信号を示
し、同図ｈは打終り検出時のアンド回路５ａの出
力信号を示し、同図ｉはアンド回路７ｅから出力
する打終り打音周期パルス信号を示し、同図ｊは
打音停止信号を示し、同図ｋは時刻送り信号を示
す。また同図はインバータ１５ｄの出力信号を
示し、同図ｍはアンド回路１５ｂの出力信号を示
す。

従来のこの種の電子時打装置にあつては本発明
電子時打装置に設けているスキツプ手段やストツ
プ手段を有していなかつたため、就寝中等の不要
な場合にも正時になると、時打音が発鳴されて、
就寝の邪魔になつたり、不快感を与えるという欠
点があつた。

本発明は発鳴手段と上記打音周期パルス信号発
生手段との間に設けられ打音周期パルス信号の通
過を制御するゲート手段と、スキツプ用のスイツ
チのオン時に該ゲート手段を上記打終り打音に対
応する打音周期パルス信号の発生期間中のみ開路
させるスキツプ手段を有するので、正時は知りた
いが、多数の時打音は耳ざわりとなるというよう
な場合に、時打音を１個に設定することができ、
しかもストツプ用のスイツチのオン時に前記ゲー
ト手段を閉路させるストツプ手段を有するので、
就寝のような全く時打音が不要な場合に、時打音
を全く零個にすることもできるものであり、また
スキツプ手段、ストツプ手段を動作させていても
時打論理手段の論理動作には無関係であるから任
意の時に通常の動作を行なわしめるように回路を
復帰させることができるという効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は
同上の各部のタイムチヤート、第３図は同上のス
キツプ手段動作中の各部タイムチヤート、第４図
は同上のストツプ手段動作中の各部タイムチヤー
トであり、１３はスキツプ回路、１４はストツプ
回路である。

Claims

【特許請求の範囲】

１打音周期パルス信号を発生させる打音周期パ
ルス信号発生手段と、打音周期パルス信号にて変
調された音声用クロツク信号を時打信号として入
力し、打音周期パルス信号の個数に応じた個数の
時打音を発鳴する発鳴手段と、正時信号の入力時
から上記発鳴手段へプリセツトされている現在正
時数と同数の打音周期パルス信号を出力させ、打
終わり打音に対応する打音周期パルス信号による
時打音出力に応じて次の正時に対応した時打数を
プリセツトする時打論理手段とを備えた電子時打
装置において、前記発鳴手段と上記打音周期パル
ス信号発生手段との間に設けられ打音周期パルス
信号の通過を制御するゲート手段と、スキツプ用
のスイツチのオン時に該ゲート手段を上記打終わ
り打音に対応する打音周期パルス信号の発生期間
中のみ開路させるスキツプ手段と、ストツプ用の
スイツチのオン時に前記ゲート手段を閉路させる
ストツプ手段とを有したことを特徴とする電子時
打装置。