JPS6122918B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はスキツプ機能を持ち時打音を電子回路
で形成する電子時打回路に関するものである。

従来のこの種の電子時打回路では必要に応じて
時打数を１個のみに設定する所謂スキツプ機能
は、スイツチの投入によつて行なわれていたが、
例えば深夜のみスキツプ機能を働かせたい場合
は、スキツプ動作させるべき最初の時刻に投入し
た後に、スキツプ動作させるべき最終の時刻の終
了後にスイツチを復帰させねばならならず、それ
も毎日同時刻にスキツプさせたい場合には毎日、
スイツチの投入と復帰とを行なわねばならず、使
用者にとつては大変めんどうであつた。

本発明はこのような問題点を解消して為したも
ので、その目的とするところは単に一度スキツプ
設定スイツチを投入するだけで、予め定めた所定
時刻のみスキツプ動作が得られ、それ以外の時刻
にあつてはスキツプ動作の設定が自動解除される
電子時打回路を提供するにある。以下本発明を実
施例回路によつて説明する。第１図は本発明の一
実施例の全体図を示し、図中１は水晶発振子XL
を用いた水晶発振回路であつて、基本周波数信号
を発振出力する。２は23段の分周段FF₁〜FF₂₃か
らなる分周回路であつて、この分周回路２は分周
段FF₃の分周出力を分周回路４に入力させ、また
分周段FF₃より後段の分周段FF₁₅の分周出力を分
周回路５に入力させている。更にまた分周段
FF₂₃の分周出力は運針用モータ駆動回路３へ入
力させるようになつている。分周回路４は、分周
段FF₃の分周出力を更に６段の分周段FF₂₄〜
FF₂₉にて分周し、この最終分周段FF₂₉の分周出
力を分周回路６並びに分周回路７へ夫々入力せし
め、分周回路６にあつては、３段の分周段FF₃₀
〜FF₃₂にて更に分周し、第１の音声用の信号周
波数_１を得る。一方分周回路７にあつては２段
の分周段FF₃₃〜FF₃₇によつて、第２の音声用の
信号周波数_２を得る。これらの両信号周波数
_１，_２はノア回路NOR₁へ入力して音声用信号
として取出されることとなる。一方分周回路５は
８段の分周段FF₃₈〜FF₄₅を有し、これらの分周
段FF₃₈〜FF₄₅並びに付加したナンド回路
NAND₁，NAND₂にて論理処理して打音周期を決
定する為の打音周期パルス信号を作成する。モー
タ駆動回路３は、ナンド回路NAND₄〜NAND₆等
の回路にて論理処理し、インバータIN₁，IN₂から
出力するパルス信号にて、パルスモータ（図示せ
ず）を駆動し、運針を行なうものである。図中８
は電源（図示せず）を投入したときにこれを検出
してパルス信号を出力する電源投入検知部であ
り、この電源投入検知部８のパルス信号にてフリ
ツプフロツプF₁の初期出力を“１”レベルに設
定する。９は正時信号が入力すると動作する正時
信号発生回路で、この正時信号発生回路９は正時
信号スイツチSW₁を正時信号の入力と同時にオン
して、パルス信号を出力する。１０は時刻合わせ
回路であつて、時刻合わせスイツチSW₂を投入す
ると、上記フリツプフロツプF₁の出力を“０”
のレベルに設定するための信号を出力する。１１
は時打数を１個のみに設定するスキツプ信号発生
回路であり、任意時刻の時打数を１個と設定する
手動設定スイツチSW₃と、予め定めた時刻では時
打数を１個に設定し且つそれ以外の時刻では自動
的に前記設定を解除するように動作するスキツプ
論理手段と、このスキツプ論理手段を動作させる
ための自動設定スイツチSW₄とを有する。１２は
時打音を無発生となるように時打論理手段を制御
する信号を発生させるストツプ信号発生回路であ
る。このストツプ信号発生回路１２の設定スイツ
チ並びに前記手動設定スイツチSW₃はロータリス
イツチRSの端子ｄ、端子ｃにて夫々構成されロ
ータリスイツチRSの切換接点が所定端子に切換
えられたときに信号を発生させる。ロータリスイ
ツチRSは別に端子ａと端子ｂとを有し、端子ａ
は任意に連続時打音を発生させるための連続時打
音発生回路１３のスイツチを構成し、端子ｂは前
記時刻合わせ回路１０の時刻合わせスイツチSW₂
に直列に接続しており、音量調整時には端子ａ
に、時刻合わせ時には端子ｂに合わせれば夫々の
動作を行なうことができる。１４は時打数設定回
路であつて、上記分周回路５からの出力信号（打
音周期パルス信号）を制御回路１５のノア回路
NOR₂を介して入力してカウントし、時刻合わせ
用の打音周期パルス信号又は正時用の打音周期パ
ルス信号を所定数だけ減衰回路１６へ出力する。
１７は打ち終わりの打音のみ、それ以前の打音間
隔より半拍遅らせるために打音周期パルス信号を
処理するための遅延回路であり、１８は減衰回路
１６の出力信号を増幅してスピーカ１９にて時打
音を発鳴させるための増幅部である。上記制御回
路１５はスキツプ信号発生回路１１の出力と、打
音周期パルス信号と、上記連続時打音発生回路１
３のシフトレジスタ１３ａのQ₁出力をノア回路
NOR₂にてノアゲートするもので、Q₁出力が
“１”レベルであれば、又はスキツプ信号発生回
路１１の出力が“１”レベルであれば打音周期パ
ルス信号を時打数設定回路１４へは入力しないよ
うに設定する。

次に本発明電子時打回路の動作を第２図回路並
びに第３図のタイムチヤートにて詳説する。

今、電源（図示せず）が投入されると、第３図
イのように電源投入検知部８からパルス信号が発
生して、第３図ロのようにフリツプフロツプF₁
の出力状態を“１”レベルに設定する。次いでロ
ータリスイツチRSを端子ｂに切換えるととも
に、時刻合わせ回路１０の時刻合わせスイツチ
SW₂を投入すると、時刻合わせ回路１０のノア回
路NOR₆から第３図ハに示すパルス信号αが出力
してフリツプフロツプF₁の出力が“０”レベル
に反転する。フリツプフロツプF₁の出力が
“０”レベルに反転すると、シフトレジスタ２０
にデータ入力して、ノア回路NOR₅から第３図ホ
のようにパルス信号が出力し、分周回路５の分周
段FF₃₈乃至FF₄₅をリセツトする。そして分周段
FF₄₀のQ₄₀出力が“１”レベルになつた瞬間後
（msec単位）に、ナンド回路NAND₁から打音周
期パルス信号が第３図ヘのように出力され、この
打音周期パルス信号は更に遅延回路１７のノア回
路NOR₃，NOR₄，NOR₁₃を介して、減衰回路１
６に入力し、トランスフアゲートTG₂をオン、オ
フする。このときノア回路NOR₁からの音声用信
号はトランスフアゲートTG₃をオン、オフせしめ
る。しかしてトランスフアゲートTG₁を介して接
続された抵抗Rgと、トランスフアゲートTG₂を
介して接続されたコンデンサCOと、トランスフ
アゲートTG₃を介して接続された抵抗Rhとによ
つて構成された減衰定数にて打音周期パルス信号
が減衰され且つ音声用信号にて変調され、時打音
信号となり、この時打音信号が増幅部１８に入力
して増幅され、スピーカ１９を鳴動する。一方ナ
ンド回路NAND₁から出力した打音周期パルス信
号は同時にノア回路NOR₃，NOR₄と、制御回路
１５のノア回路NOR₂とを介して時打数設定回路
１４へ入力するとともに、スキツプ信号発生回路
１１のスキツプ論理手段を構成する５ビツトのス
キツプ用カウンタC₄へ入力する。即ち上述の時
刻合わせスイツチSW₂の投入時点でカウンタC₁
並びにスキツプ用カウンタC₄がリセツトされ、
上記打音周期パルス信号が第３図リ、カのように
夫々入力する。この際フリツプフロツプF₂の出
力が“０”レベルに設定されているため打音周期
パルス信号がプリセツトカウンタC₂へは入力し
ないように時打数設定回路１４は制御されると同
時にカウンタC₁のデータの補数をプリセツトカ
ウンタC₂の各ビツトにパラレルセツトする。第
３図ヌ〜ワはカウンタC₁の各ビツトQ₁，Q₂，
Q₄，Q₈の出力を示し、同図ヨ〜ツはスキツプ用
カウンタC₄の各ビツトQ₁，Q₂，Q₄，Q₈，Q₁₆の
出力を示す。時刻合わせが終了して時刻合わせス
イツチSW₂をオフすると、ノア回路NOR₇からパ
ルス信号βが１個第３図ニのように出力してカウ
ンタC₁の各ビツトの出力を１個進める。これは
次に正時信号が入つて“時刻合わせ”した時刻数
の次の時刻数を打音するためにカウンタC₁を設
定するもので、例えば４時に時刻合わせを終了す
るとカウンタC₁には５個のパルス信号が入ると
同時にフリツプフロツプF₁を反転させてその出
力を“１”レベルに設定する。従つてノア回路
NOR₃が閉じられてナンド回路NAND₁の打音周期
パルス信号の各部への出力は停止する。ここでス
キツプ用カウンタC₄は５ビツト構成しており、
時刻合わせするときは24時間動作で行なう必要が
あり、一方カウンタC₁は４ビツト構成で12時間
動作となつており、例えば午後８時に時刻合わせ
を行なう場合には、スピーカ１９より鳴動される
時打音数が20個打音された際に時刻合せスイツチ
SW₂をオフする。言いかえれば20個打音された際
にはカウンタC₁には「８」が記憶され、一方ス
キツプカウンタC₄には「20」が記憶され、時刻
合わせスイツチSW₂のオフと同時にカウンタC₁
と、スキツプ用カウンタC₄とのカウント内容に
「１」が加算される。さて上述の状態においてス
キツプ信号発生回路１１ではスキツプ用カウンタ
C₄の各ビツトQ₁，Q₂，Q₄，Q₈，Q₁₆出力が１，
０，１，０，１、となり、ノア回路NOR₁₁の出力
は“０”レベル、ノア回路NOR₁₂の出力は“０”
レベルとなる。従つてフリツプフロツプF₄の出
力が“０”レベルとなり、アンド回路AND₁のゲ
ート出力が“０”レベルとなり、手動設定スイツ
チSW₃がオフであれば、自動設定スイツチSW₄の
オフ、オンのいかんにかかわらずオア回路OR₂の
出力を“０”レベルに設定する。従つてオア回路
OR₃の１入力を“１”レベルに設定しその出力を
“０”レベルに固定する。一方ナンド回路NAND₇
の出力が“１”レベルとなつてナンド回路
NAND₃の１入力を“１”レベルに設定する。

しかして、自動設定スイツチSW₄を投入した状
態で、正時信号が入力して正時信号発生回路９の
ノア回路NOR₈から第３図ネのようにパルス信号
が出力してフリツプフロツプF₁を反転させその
出力を“０”レベルとし、上述の時刻合わせと同
様に打音周期パルス信号を出力させる。このとき
同時に第３図チのようにフリツプフロツプF₂を
反転させてその出力を“１”レベルに設定し、打
音周期パルス信号がカウンタC₁並びにスキツプ
用カウンタC₄には入力せず、第３図ナのように
プリセツトカウンタC₈に入力するように時打数
設定回路１４を制御する。さて上述のように“時
刻合わせ”時に、カウンタC₁のデータの補数が
プリセツトカウンタC₂の各ビツトにパラレルセ
ツトしているため、例えば８時に“時刻合わせ”
された後ではカウンタC₁には時打数９個に対応
するデータ〔1001〕が存在しており、そのためプ
リセツトカウンタC₂にはその補数である
〔0110〕が各ビツトQ₁，Q₂，Q₄，Q₈に第３図ラ
〜ヰのようにパラレルセツトされている。そこで
フリツプフロツプF₂が“１”レベルの出力とな
つた瞬間に第３図ナに示すようにプリセツトカウ
ンタC₂の入力χは“１”レベルとなつてプリセ
ツトカウンタC₂のビツトQ₁へ１個のパルスを送
つてカウントする。従つて打音周期パルス信号が
プリセツトカウンタC₂へ入力してくる前に１個
カウントするため、各Q₈，Q₄，Q₂，Q₁の
〔0110〕のカウント内容が〔0111〕となつて、そ
の後打音周期パルス信号が１個入力する毎にカウ
ント内容が〔1000〕，〔1001〕，〔1010〕，〔1011〕，
〔1100〕……のように変わり、プリセツトカウン
タC₂は減算回路として機能する。即ち最初に設
定した数〔例えば「９」の補数〕から「９」を減
算すると０となる。ここで例えば午後９時を正時
打音する場合９個目の時打音、即ち“打ち終わり
音”の１個手前の８個目のプリセツトカウンタ
C₂の各ビツト出力〔1111〕を使つて、５個目の
音を検出することによつて打音間隔や減衰時間を
変えることができる。この〔1111〕を検出するの
はナンド回路NAND₃であつて、〔1111〕にプリセ
ツトカウンタC₂の各ビツト出力がなつた時に第
３図ノのように遅延回路１７へナンド回路
NAND₃から出力が生じ、ナンド回路NAND₁から
ノア回路NOR₃を介して出力する打音周期パルス
信号を停止させる。一方ナンド回路NAND₂は、
“打ち終わり音”をそれまでの打音間隔に対して
半拍遅らせるために、上記ナンド回路NAND₁の
打音周期パルス信号の出力と同時にこの出力に半
拍遅れて第３図トに示す打音周期パルス信号を出
力するもので、時打数設定回路１４のナンド回路
NAND₃に上述のように出力が生じると、ノア回
路NOR₉を通じて第３図ヲのようにナンド回路
NAND₂の出力が２ビツトのカウンタC₃へ入力す
ることとなる。即ち打音周期パルス信号をナンド
回路NAND₁からナンド回路NAND₂へ切換えると
同時にこの打音周期パルス信号を時打音用とする
と、逆に半拍早い打音出力となるので、カウンタ
C₃はこのナンド回路NAND₂からの打音周期パル
ス信号を第３図ク，ヤのようにカウントして２ビ
ツト目の出力、即ち１個手前の打音周期パルス信
号に対して１ビツト遅らせた信号を得るようにし
たものであり、この打音周期パルス信号たる出力
がノア回路NOR₄と制御回路１５のノア回路
NOR₂とを介して時打数設定回路１４のプリセツ
トカウンタC₂へ入力してそのビツト出力を
〔1111〕から〔0000〕とする。従つてオア回路
OR₁から第３図マのように信号が発生し、レジス
タ２１へ入力する。第３図ケ〜コはレジスタ２１
のQg₁〜Qg₃の夫々の出力を示す。そしてレジス
タ２１の出力によつて第３図ヱのようにノア回路
NOR₁₀に出力が出じ、フリツプフロツプF₃の出
力を“０”レベルとし、トランスフアゲートTG
１をオフとする。このトランスフアゲートTG１
のオフによつて減衰ループから抵抗Rgを切離
す。即ち減衰回路１６はコンデンサCOと、抵抗
Rhと、抵抗Rgとの並列回路から減衰ループを構
成しているものであるが抵抗Rgを切離すと、そ
の減衰時定数はτ＝CO・Rhとなつて大きくな
り、減衰時間が長くなる。従つてプリセツトカウ
ンタC₂のカウンタ内容たる各ビツト出力
〔1111〕によつて検出された“打ち終わり音”は
それ以前の時打音に比して長く余韻を持つことと
なる。この時打音出力と同時にレジスタ２１の
Qg₃出力によつて、打音停止信号が出力され、フ
リツプフロツプF₁の出力状態を“１”レベルと
しノア回路NOR₃，NOR₉を閉じることによつて
ナンド回路NAND₁，NAND₂から各部へ打音周期
パルス信号が出力しないように制御する。同時に
ノア回路NOR₁₀の出力をカウンタC₁並びにスキ
ツプ用カウンタC₄へ出力して、次の正時の時打
数並びに時刻にカウンタ内容を設定する。またこ
のときフリツプフロツプF₂を反転して“０”レ
ベルとして、カウンタC₁の内容をプリセツトカ
ウンタC₂にパラレルセツトさせるようにゲート
２２を開く。一方スキツプ信号発生回路１１にあ
つてはスキツプ用カウンタC₄の各ビツトQ₁，
Q₂，Q₄，Q₈，Q₁₆はＯ、１，１，０，１となつ
て、ノア回路NOR₁₁の第３図アに示す出力は
“１”レベルとなり、フリツプフロツプF₄の第３
図サに示す出力を“１”レベルに固定する。ここ
で自動設定スイツチSW₄が第３図テのようにオン
であるためアンド回路AND₁の出力が第３図キの
ように“１”レベルとなり、オア回路OR₂の出力
を“０”レベルから“１”レベルとし、オア回路
OR₃の１入力を第３図ユのように“０”レベルに
固定する。従つてナンド回路NAND₂の出力し半
拍おくれの打音周期パルス信号がシフトレジスタ
２１へ直接的に入力するようになる。ここでノア
回路NOR₁₁はスキツプカウンタC₄の各ビツト
Q₁，Q₂，Q₄，Q₈，Q₁₆出力に対して入力端の接
続を替えることにより、フリツプフロツプF₄の
出力を“１”レベルにする時刻を設定変更できる
もので、実施例にあつては一般的な就寝開始時間
午後10時に設定してある。

さて午後10時（22時）の正時信号が入ると、ナ
ンド回路NAND₁から出力する打音周期パルス信
号が上述と同様にノア回路NOR₃，NOR₄，
NOR₁₃を経て、減衰回路１６へ入力して時刻合わ
せ時と同様に時打音信号となり、増幅部１８のス
ピーカ１９を駆動して時打音を発鳴させる。とこ
ろでこの時打音に対応する打音周期パルス信号は
オア回路OR₂の出力が“１”レベルであつて、制
御回路１５のノア回路NOR₂の出力が“０”レベ
ルに固定させるため、プリセツトカウンタC₂へ
は入力せず、そのため最初の時打音に対応した打
音周期パルス信号に対して半拍遅れたナンド回路
NAND₂から出力せる打音周期パルス信号がシフ
トレジスタ２１に入力して上述と同様にQg₃出力
から打音停止信号を発生させる。即ち午後10時に
あつては時打数は１個のみとなる。この打音停止
信号の作成と同時にノア回路NOR₁₀から上述と同
様に時刻送り信号たる信号を出力して、各カウン
タC₁，C₄のカウンタ内容に「１」を加算する。
このようにして自動設定スイツチSW₂がオフされ
ないかぎりにおいて、フリツプフロツプF₄がリ
セツトされる時刻まで、各時刻の時打音を１個と
する。

今、午前５時を経過して午前６時の正時信号が
到来して、上述との同様に時打音を１個とするス
キツプ動作が行なわれ、ノア回路NOR₁₀から時刻
送り信号たる信号が各カウンタC₁，C₄に入力し
て夫々のカウンタ内容に「１」加算すると、スキ
ツプ用カウンタC₄の各ビツトQ₁，Q₂，Q₄，Q₈，
Q₁₆の出力は１，１，１，０，０となる。そのた
め、ノア回路NOR₁₂は各入力が“０”レベルとな
つて出力を“１”レベルとし、フリツプフロツプ
F₄の出力を“１”レベルから“０”レベルに反
転させる。その結果アンド回路AND₁の出力が
“０”レベルとなつて、オア回路OR₂の出力を
“０”レベルとし、制御回路１５のノア回路
NOR₂を介して打音周期パルス信号がプリセツト
カウンタC₂に入力することを可能とし、オア回
路OR₃からナンド回路NAND₂の半拍遅れた打音
周期パルス信号がレジスタ２１へ直接的に出力す
るのを阻止する。即ちノア回路NOR₁₂はスキツプ
解除を行なうためのゲートとして機能し、ノア回
路NOR₁₂の各入力端の接続位置を替えることによ
り、スキツプ解除時刻を設定変更できるようにな
つており、実施例では一般的な起床時刻の午前６
時に設定している。

しかして午前７時の正時信号が到来すると、時
打数設定回路１４のプリセツトカウンタC₂に打
音周期パルス信号が入力して減算カウントされ、
上述の非スキツプ設定時刻と同様に正常な時打数
の時打音がスピーカ１９から発鳴され、ナンド回
路NAND₂からの半拍遅れた打音周期パルス信号
はオア回路OR₃でなく、オア回路OR₁とレジスタ
２１とを経て最終時打信号を形成するとともに、
打音停止信号、時刻送り信号を形成する。

以後午前８時から午後９時に至るまで正常な時
打数の時打音が毎時発鳴され、スキツプ信号発生
回路１１の自動設定スイツチSW₄がオフされない
かぎり、午前10時から午前６時までは時打数を１
個とするスキツプ動作が行なわれることとなる。

尚オア回路OR₄の一入力を電源投入検知部８の
信号としてあるのは電源投入時に、フリツプフロ
ツプF₄の出力を“１”レベルとして、スキツプ
設定を自動とする状態に設定することにより、午
前２時乃至午前５時において時刻合わせしたとき
には自動的にスキツプ動作が得られるようにして
ある。またナンド回路NAND₇はスキツプ用カウ
ンタC₄の各ビツトQ₁，Q₂，Q₄，Q₈，Q₁₆の反転
出力を入力してナンド演算を行ない、その出力を
ナンド回路NAND₃の一入力として１時の正常な
時打音が打ち終わり音となつて、半拍遅れるのを
防ぐためのものである。更にまたアンド回路
AND₁の一入力はフリツプフロツプF₂の出力とし
てあるのは、時刻合わせ時のときに自動のスキツ
プ機能が働くのを防ぐようにしたものであつて、
正時信号の到来時のみに自動のスキツプ設定が可
能となるようにしてある。

次に自動設定スイツチSW₄をオフした状態で、
ロータリスイツチRSをまわして手動設定スイツ
チをオンさせると、スキツプ信号発生回路１１の
オア回路OR₂の出力が“１”レベルに固定され、
オア回路OR₃を介してナンド回路NAND₂の半拍
遅れた打音周期パルス信号が直接的にレジスタ２
１に入力することとなり、手動設定スイツチSW₃
をオフしないかぎり、毎時スキツプ動作が得られ
ることとなる。

また自動設定スイツチSW₄、手動設定スイツチ
SW₃の両者ともオフにすると、正常な時打数の打
音が毎時スピーカ１９より発鳴されるが、スキツ
プ信号発生回路１１のスキツプ用カウンタC₄は
毎時の時刻送り信号によつてカウンタ内容は更新
され、自動設定スイツチSW₄の投入と同時に直ち
に自動のスキツプ設定態勢をとることができるの
である。

本発明は上述のように構成して、スキツプを設
定する自動設定スイツチと、毎正時ごとの打音停
止に応じて時打論理手段から発生する時刻送り信
号を「１」づつカウントしてカウント内容が
「24」に到達した後にリセツトするスキツプ用カ
ウンタと、自動設定スイツチの投入時にカウント
内容と、予め設定した時刻数とが一致したときに
時打論理手段を制御してスキツプ動作させるスキ
ツプ論理手段とを具備したスキツプ信号発生回路
を有しているので、スキツプ動作の設定、解除が
自動設定スイツチの投入だけで毎日自動的に行な
え、そのためスキツプ動作の設定、解除をその都
度行なわなくて済み操作が楽であり、しかも上述
のように構成してあるから回路を１枚のLSIに組
み込んで形成することができ製作上大変有利であ
るという効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例の全体回路図、第２
図は同上の要部回路図、第３図は同上の各部のタ
イムチヤートであり、１１はスキツプ信号発生回
路、SW₄は自動設定スイツチである。

Claims (1)

【特許請求の範囲】
1. １ 打音周期パルス信号を音声用信号で変調して
   形成せる時打音信号を入力し、打音周期パルス信
   号の個数に応じた個数の時打音を発鳴する発鳴手
   段と、打音周期パルス信号をカウントして現在正
   時に対応した時打数に制御するとともに次の正時
   数に対応した時打数をプリセツトする時打論理手
   段と、時打論理手段を制御して時打数を１個に制
   御するスキツプ信号発出回路とを具備する電子時
   打回路において、スキツプ動作を設定する自動設
   定スイツチと、毎正時ごとに「１」づつカウント
   してカウント内容が「24」に到達した後にリセツ
   トするスキツプ用カウンタと、自動設定スイツチ
   の投入時にスキツプ用カウンタのカウント内容と
   予め設定した時刻数とが一致したときに時打論理
   手段を制御してスキツプ動作させるスキツプ論理
   手段とを具備したスキツプ信号発生回路を有して
   成ることを特徴とする電子時打回路。