JPS61225921A - 同期信号分離回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、例えば光学式のコンパクトディスクプレー
ヤ等に使用して好適する同明信号分離回路に関する。

［発明の技術的背景］ 周知のように、近時、例えば音＠機器や画像機器等の分
野では、可及的に高密度かつ高忠実度記録再生化を図る
ために、情報信号をデジタルデータに変換して例えばデ
ィスク等の記録媒体に記録し、該記録媒体からピックア
ップやヘッド等を用いて上記情報信号を読み出すように
したデジタル記録再生システムが開発されてきている。

このうち、記録媒体から情報信号を読み出す再生システ
ムとしては、ディスクを記録媒体とした、例えば光学式
のコンパクトディスクプレーヤやビデオディスクプレー
ヤ等が、一般によく知られているところである。

ところで例えば光学式のコンパクトディスクプレーヤ等
にあっては、ディスクに基準クロック信号の５８８周期
（チャンネルビット）を１フレームとしてデータが記録
されており、各フレームの先頭には２４チヤンネルビツ
トのフレーム同期パターンが設けられている。そして、
ディスクの再生時には、再生信号中からフレーム同期パ
ターンを検出してフレーム同期信号を生成し、該フレー
ム同期信号に基づいて例えばディスクモータの回転速度
制御や復調再生処理等が行なわれるものである。

第４図は、ディスクの再生信号からフレーム同期信号を
分離するための、従来の同期信号分離回路を示すもので
ある。すなわち、図中１１は入力端子で１図示しないピ
ックアップから出力される再生信号をレベルスライスし
てなるデジタルデータＥＦ旧が供給されている。また、
図中１２は入力端子で、コンパクトディスクプレーヤ内
で生成されるシステムクロック（上記デジタルデータＥ
Ｆ旧を構成するチャンネルビットの周波数に対応）ＰＫ
が供給されている。

そして、上記デジタルデータＥＦ旧及びシステムクロッ
クＰＫは、フレーム同期パターン検出回路１３に供給さ
れ、システムクロックＰＫに同期してデジタルデータＥ
Ｆ旧からフレーム同期パターンが検出されて、フレーム
同期信号５ＹＮＣが生成される。

一方、上記システムクロックＰＫは、サブフレームカウ
ンタ１４及びフレームカウンタ１５に供給されてカウン
トされる。このうち、フレームカウンタ１５が、システ
ムクロックＰＫを約１フレーム分（約５８８チャンネル
ビ、ット）カウントすると、ゲート信号発生回路１６か
ら所定幅のウィンドパルス−Ｏが機械的に出力される。

このウィンドパルスＷＤは、オア回路１７を介して、ア
ンド回路１８に供給される。また、このアンド回路１８
には、上記フレーム同期信号５ＹＮＣが供給されている
。このため、ウィンドパルス−〇の発生時期とフレーム
同期信号５ＹＮＣの発生時期とが一致していれば、アン
ド回路１８から上記フレーム同期信号５ＹＮＣが出力さ
れ、このときのフレーム同期信号が正規のフレーム同期
信号として、コンパクトディスクプレーヤの各種の制御
や処理に供されるものである。

したがって、システムクロックＰＫをカウントして１フ
レ一ム周期で機械的に得られるウィンドパルスＩＩＤの
発生時期と、フレーム同期パターン検出回路１３から得
られるフレーム同期信号５ＹＮＣの発生時期とが一致し
ているときに、このフレーム同期信号を正規のデータと
みなすようにしているものである。

また、上記アンド回路１８から出力されるフレーム同期
信号５ＶＮＣは、上記フレームカウンタ１５に供給され
、そのカウント値をクリアする。このため、フレームカ
ウンタ１５は、再びシステムクロックＰＫをカウントし
、ここにウィンドパルス−〇が繰返し発生されるように
なるものである。

一方、上記フレームカウンタ１５は、１フレ一ム分のノ
ノウントが終了する毎に、同期はずれフレームカウンタ
１９にパルス信号を発生する。この同期はずれフレーム
カウンタ１９は、上記パルス信号をカウントするもので
あるが、上記アンド回路１８からフレーム同期信号５Ｙ
ＮＣが発生されると、それによってカウント値がクリア
されるため、正常にフレーム同期信号５ＹＮＣが発生さ
れている状態では、カウント値が１以上にはならないよ
うになされている。

ここで、例えば電源投入時やバーストエラーの発生等に
より、フレーム同期信号５ＹＮＣが得られなくなると、
同期はずれフレームカウンタ１９がクリアされなくなる
ので、該同期はずれカウンタ１９のカウント値が大きく
なる。

そして、同期はずれフレームカウンタ１９は、そのカウ
ント値が所定値以上になると、同期はずれ信号ＦＳＰＳ
を発生する。この同期はずれ信号ＦＳＰＳは、オア回路
２０を介してアンド回路２１に供給される。

なお、このアンド回路２１には、上記フレーム同期パタ
ーン検出回路１３から出力されるフレーム同期信号５Ｙ
ＮＣが供給されている。

ここで、前記サブフレームカウンタ１４は、システムク
ロックＰＫを１フレ一ム分カウントすることにより、ゲ
ート信号発生回路２２から上記ウィンドパルス日よりも
例えば幅の広いサブウィンドパルス５ＢＷＤが発生され
るようになる。このサブフレームカウンタ１４は、アン
ド回路２１の出力によってクリアされるようになる。そ
して、上記サブウィンドパルス５ＢＷＤは、アンド回路
２３を介して、上記オア回路１７に供給される。なお、
上記アンド回路２３には、上記同期はずれ信号ＦＳＰＳ
が供給されている。

このため、上記同期はずれ信号ｒｓｐｓが発生されてか
ら最初にフレーム同期信号５ＹＮＣが発生されると、サ
ブフレームカウンタ１４がクリアされ、次のフレーム同
期信号５ＹＮＣがサブウィンドパルス５ＢＷＤの発生時
期に一致するように発生されたとき、同期はずれフレー
ムカウンタ１９がクリアされ、同期はずれ信号ＦＳＰＳ
の発生が停止され、ここに元の状態に戻されるものであ
る。

以上の動作をまとめると、第５図に示すフローチャート
のようになる。すなわち、システムクロックＰＫが供給
されると、ステップ＄１でサブフレームカウンタ１４及
びフレームカウンタ１５がカウント動作を開始する。そ
して、ステップＳ２でゲート信号発生回路１６からウィ
ンドパルス−〇が発生されたか否かが判別される。ウィ
ンドパルス−〇が発生されていなければ（ＮＯ）、その
まま判別動作が継続され、発生されていれば（ＹＥＳ）
　、ステップＳ３で同期はずれフレームカウンタ１９が
＋１される。

次に、ステップＳ４で、ウィンドパルスＷＤとフレーム
同期信号５ＹＮＣとが同じ時期に発生されたか否かが判
別される。そして、同じ時期に発生されていれば、つま
り一致していれば（ＹＥＳ）　、ステップＳ５でサブフ
レームカウンタ１４．フレームカウンタ１５及び周期は
ずれフレームカウンタ１９がクリアされ、ステップＳ２
にもどされる。

また、一致していなければ（Ｎｏ＞　、ステップＳ６で
同期はずれフレームカウンタ１９のカウント値が所定数
ｎ以上であるか、ｎ未満であるかが判別される。そして
、上記ｎ未満であれば（Ｎｏ）ステップＳ２に戻され、
ｎ以上であれば（ＹＥＳ）ステップＳ１で同期はずれフ
レームカウンタ１９から上記周期はずれ信号ｒｓｐｓが
発生される。

その後、ステップＳ８でゲート信号発生回路２２からサ
ブウィンドパルス５ＢＷＤが発生されたか否かが判別さ
れる。サブウィンドパルス５ＢＷＤが発生されていなけ
れば（Ｎｏ＞、そのまま判別動作が継続され、発生され
ていれば（ＹＥＳ）　、ステップＳ９でサブウィンドパ
ルス５ＢＷＤとフレーム同期信号５ＹＮＣとが同じ時期
に発生されたか否かが判別される。そして、同じ時期に
発生されていなければ、つまり一致していなければ（Ｎ
ｏ）、その判別動作が継続され、一致していれば（ＹＥ
Ｓ）　、前記ステップＳ５に戻され、以後正常な動作に
戻されるものである。

すなわら、上記のような手段を用いれば、フレーム同期
信号５ＹＮＣが発生されなくなってから、再び発生され
たとき、それが２回以上でかつウィンドパルス−０の発
生時期に一致したとき、そのフレーム同期信号５ＹＮＣ
を正規のデータとみなすようにしているので、極めて信
頼性の高いフレーム同期信号を得ることができるもので
ある。

［背景技術の問題点］ しかしながら、上記のような従来の同期信号分離回路で
は、ウィンドパルス−〇を生成するフレームカウンタ１
６及びゲート信号発生回路１６と、サブウィンドパルス
５ＢＷＤを生成するサブフレームカウンタ１４及びゲー
ト信号発生回路２２とが必要になるため、構成が複雑化
し、小形化に不向きとなり、特に、ＩＣ（集積回路）化
した場合、経済的に不利になるという問題を有している
。

［発明の目的コ この発明は上記事情を考慮してなされたもので、！易な
構成でしかも正確なフレーム同期信号の生成に奇与し得
る極めて良好な同期信号分離回路を提供することを目的
とする。

［発明゛の概要コ すなわち、この発明に係る同期信号分離回路は、基準ク
ロック信号の所定周期でフレームが構成され各フレーム
毎に同期パターンが含まれてなるデータが入力され該デ
ータから前記同期パターンを検出してフレーム同期信号
を生成するフレーム同期パターン検出回路と、前記基準
クロック信号をカウントするフレームカウンタと、この
フレームカウンタのカウント値の所定値毎にウィンドパ
ルスを発生するゲート信号発生回路と、このゲート信号
発生回路からウィンドパルスが発生されかつ前記フレー
ム同期イｇ号が発生された状態で前記フレームカウンタ
をクリアする第１の制御回路と、前記ゲート信号発生回
路から出力されるウィンドパルスをカウントし該カウン
ト値が所定値に達した状態で同期はずれ信号を発生する
同期はずれフレームカウンタと、前記ゲート信号発生回
路からウィンドパルスが発生されかつ前記フレーム同期
信号が発生された状態で前記周期はずれフレームカウン
タをクリアする第２の制御回路と、前記同期はずれフレ
ームカウンタから同期はずれ信号が発生されかつ前記フ
レーム同期信号が発生された状態で前記フレームカウン
タをクリアする第３の制御回路とを具備し、前記同期は
ずれフレームカウンタから同期はずれ信号が出力されて
いる状態では、前記フレーム同期信号とウィンドパルス
との発生時期が一致しないとき前記フレーム同期信号に
同期させて前記フレームカウンタをクリアし、前記フレ
ーム同期信号とウィンドパルスとの発生時期が一致した
とき前記フレーム同期信号に同期させて前記フレームカ
ウンタ及び同期はずれフレームカウンタをクリアするよ
うにすることにより、簡易な構成でしかも正確なフレー
ム同期信号の生成に寄与し得るようにしたものである。

［発明の実施例］ 以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、２４は前記デジタルデー
タＥＦ旧の供給される入力端子である。

また、図中２５は前記システムクロックρにの供給され
る入力端子である。

そして、上記デジタルデータＥＦ旧及びシステムクロッ
クＰＫは、フレーム同期パターン検出回路２６に供給さ
れ、システムクロックＰＫに同期してデジタルデータＥ
Ｆ旧からフレーム同期パターンが検出されて、第２図（
ａ）に示すような、フレーム同期信号５ＹＮＣが生成さ
れる。

一方、上記システムクロックＰＫは、フレームカウンタ
２１に供給されてカウントされる。そして、このフレー
ムカウンタ２７が、システムクロックＰＫを約１フレー
ム分カウントすると、ゲート信号発生回路２８から、第
２図（ｂ）に示すような、ウィンドパルス−〇が機械的
に出力される。

このウィンドパルスＷＤは、オア回路２９を介してアン
ド回路３０に供給される。また、このアンド回路３０に
は、上記フレーム同期信号５ＹＮＣが供給されている。

このため、ウィンドパルスＷＤの発生時期とフレーム同
期信号５ＶＮＣの発生時期とが一致していれば、アンド
回路３０から第２図１）に示すように、上記フレーム同
期信号５ＹＮＣが出力されるようになる。そして、この
ときのアンド回路３０から出力されるフレーム同期信号
５ＹＮＣを正規のフレーム同期信号５ＹＮＣとみなすよ
うにしているものである。

また、上記アンド回路３０から出力されるフレーム同期
信号５ＹＮＣは、フレームカウンタ１７に供給され、そ
のカウント（直をクリアする。このため、フレームカウ
ンタ２７は、再びシステムクロックＰＫをカウントし、
ここにウィンドパルス−〇が繰返し発生されるようにな
るものである。

一方、上記ウィンドパルス杓は、同期はずれフレームカ
ウンタ３１に供給されるとともに、アンド回路３２に供
給される。なお、このアンド回路３２には、上記フレー
ム同期信号５ＹＮＣが供給されている。

二二において、上記同期はずれフレームカウンタ３１は
、ウィンドパルス−〇の発生回数をカウントするもので
あるが、上記アンド回路３２からフレーム同期信号５Ｙ
ＮＣが発生されると、それによってカウント値がクリア
されるため、正常にフレーム同期信号５ＹＮＣが発生さ
れている状態では、カウント値が１以上にはならないよ
うになされている。

ここで、例えば電源投入時やバーストエラーの発生等に
よって、フレーム同期信号５ＹＮＣが、第２図（ａ）中
×印で示すように、連続して得られなくなると、同期は
ずれフレームカウンタ３１がクリアされなくなるので、
該同期はずれフレームカウンタ３１のカウント値が大き
くなる。

そして、同期はずれフレームカウンタ３１は、そのカウ
ント値が所定値（この実施例では２）以上になると、第
２図（Ｃ）に示すように、同期はずれ信号ＦＳＰＳを発
生する。この同期はずれ信号ＦＳＰＳは、オア回路２９
を介してアンド回路３０に供給される。

このため、同期はずれ信号ＦＳＰＳが発生されてから最
初にフレーム同期信号５ＹＮＣが発生されたとき（時刻
Ｔ１）、そのフレーム同期信号５ＹＮＣがアンド回路３
０から出力されるので、フレームカウンタ２７がクリア
され、略１フレーム分経過した時刻Ｔ２でウィンドパル
ス−Ｄが発生される。

このとき、時刻Ｔ１の次に発生されるフレーム同期信号
５ＹＮＣが、時刻Ｔ２で発生されるウィンドパルス−〇
に同期していない場合、フレームカウンタ２７がクリア
され、再び時刻Ｔ３でウィンドパルス−〇が発生される
ようになる。そして、この時刻Ｔ３で発生されたウィン
ドパルス−〇の発生時期にフレーム同期信号５ＹＮＣが
発生されると、同期はずれフレームカウンタ３１がクリ
アされ、同期はずれ信号ＦＳＰＳの発生が停止されるよ
うになるものである。

以上の動作をまとめると、第３図に示すフローチャート
のようになる。すなわち、システムクロックＰＫが供給
されると、ステップＳ１で７レームカウンタ２７がカウ
ント動作を開始する。そして、ステップＳ２でゲート信
号発生回路２８からウィンドパルス−〇が発生されたか
否かが判別される。ウィンドパルス−〇が発生されてい
なければ（Ｎｏ）、そのまま判別動作が継続され、発生
されていれば（ＹＥＳ）、ステップＳ３で同期はずれフ
レームカウンタ３１が＋１される。

次に、ステップＳ４で、ウィンドパルス−Ｏとフレーム
同期信号５ＹＮＣとが同じ時期に発生されたか否かが判
別される。そして、同じ時期・に発生されていれば、つ
まり一致していれば（ＹＥＳ）、ステップＳ５で７レー
ムカウンタ２７及び同期はずれフレームカウンタ３１が
クリアされ、ステップＳ２にもどされる。

また、一致していなければ（Ｎｏ）、ステップＳ６で同
期はずれフレームカウンタ３１のカウント値が所定数ｎ
以上であるか、ｎ未満であるかが判別される。そして、
上記ｎ未満であれば（ＮＯ）ステップＳ２に戻され、ｎ
以上であれば（ＹＥＳ）ステップＳ７で同期はずれフレ
ームカウンタ３１から上記同期はずれ信号ＦＳＰＳが発
生される。

その後、ステップＳ８でフレーム同期信号５ＹＮｅが発
生されたか否かが判別される。フレーム同期信号５ＹＮ
Ｃが発生されていなければ（Ｎｏ＞、そのまま判別動作
が継続され、発生されていれば（ＹＥＳ）、ステップＳ
９で７レームカウンタ２７がクリアされる。

そして、ステップ８１０で、上記ウィンドパルスＷＤと
フレーム同期信号５ＹＮＣとが同じ時期に発生されたか
否かが判別される。そして、同じ時期に発生されていな
ければ、つまり一致していなければ（Ｎｏ＞、ステップ
Ｓ８に戻され、一致していれば（ＹＥＳ）　、ステップ
Ｓ５に戻される。

したがって、上記実施例のような構成によれば、従来と
同様な動作を、従来よりも簡易な構成で実現することが
でき、小形化及びＩＣ化に好適するものである。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。

［発明の効果コ したがって、以上詳１１ｆｒしたようにこの発明によれ
ば、簡易な構成でしかも正確なフレーム同期信号の生成
に寄与し得る極めて良好な同期信号分離回路を提供する
ことができる。

【図面の簡単な説明】

第１図はこの発明に係る同期信号分離回路の一実施例を
示すブロック構成図、第２図及び第３図はそれぞれ同実
施例の動作を説明するためのタイミング図及びフローチ
ャート、第４図及び第５図はそれぞれ従来の同期信号分
離回路を示すブロック構成図及びその動作を説明するた
めのフローチャートである。 １１、１２・・・入力端子、１３・・・フレーム同期パ
ターン検出回路、１４・・・サブフレームカウンタ、１
５・・・フレームカウンタ、１６・・・ゲート信号発生
回路、１７・・・オア回路、１８・・・アンド回路、２
９・・・同期はずれフレームカウンタ、２０・・・オア
回路、２１・・・アンド回路、２２・・・ゲート信号発
生回路、２３・・・アンド回路、２４．２５・・・入力
端子、２６・・・フレーム同期パターン検出回路、２７
・・・フレームカウンタ、２８・・・ゲート信号発生回
路、２９・・・オア回路、３０・・・アンド回路、３１
・・・同期はずれフレームカウンタ、３２・・・アンド
回路。 出願人代理人　弁理士　鈴江武彦 第３ｖ！Ｊ 第５図

Claims (1)

【特許請求の範囲】
1. 基準クロック信号の所定周期でフレームが構成され各フ
   レーム毎に同期パターンが含まれてなるデータが入力さ
   れ該データから前記同期パターンを検出してフレーム同
   期信号を生成するフレーム同期パターン検出回路と、前
   記基準クロック信号をカウントするフレームカウンタと
   、このフレームカウンタのカウント値の所定値毎にウイ
   ンドパルスを発生するゲート信号発生回路と、このゲー
   ト信号発生回路からウインドパルスが発生されかつ前記
   フレーム同期信号が発生された状態で前記フレームカウ
   ンタをクリアする第１の制御回路と、前記ゲート信号発
   生回路から出力されるウインドパルスをカウントし該カ
   ウント値が所定値に達した状態で同期はずれ信号を発生
   する周期はずれフレームカウンタと、前記ゲート信号発
   生回路からウインドパルスが発生されかつ前記フレーム
   同期信号が発生された状態で前記同期はずれフレームカ
   ウンタをクリアする第２の制御回路と、前記同期はずれ
   フレームカウンタから周期はずれ信号が発生されかつ前
   記フレーム同期信号が発生された状態で前記フレームカ
   ウンタをクリアする第３の制御回路とを具備し、前記同
   期はずれフレームカウンタから同期はずれ信号が出力さ
   れている状態では、前記フレーム同期信号とウインドパ
   ルスとの発生時期が一致しないとき前記フレーム同期信
   号に周期させて前記フレームカウンタをクリアし、前記
   フレーム同期信号とウインドパルスとの発生時期が一致
   したとき前記フレーム同期信号に同期させて前記フレー
   ムカウンタ及び同期はずれフレームカウンタをクリアす
   るようにしてなることを特徴とする同期信号分離回路。