JPS6122500B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はフアクシミリ装置などの画像読取装置
に関し、特に、原稿を読み取つたアナログ画信号
を２値化画信号に変換する画信号処理装置に関す
る。

従来の画信号処理装置の概略構成を第１ａ図に
示す。第１ａ図において１は増幅器、２はアナロ
グ画信号の尖頭値を保持するコンデンサ、３は分
圧用の可変抵抗、４は比較回路である。尖頭値保
持回路はコンデンサ２および抵抗３で構成され、
この回路の出力分圧電圧は比較回路４においてア
ナログ画信号の２値化のための参照基準電圧（闘
値電圧）として用いられる。つまり、比較回路４
は、可変抵抗３のスライダー端の電圧とアナログ
画信号とを比較して、後者のレベルが前者のレベ
ルを上廻わるときに、高レベル「１」又は低レベ
ル「０」の２値化画信号を出力する。分圧電圧す
なわち闘値電圧は、可変抵抗３のスライダーの設
定によりコンデンサ２の端子電圧の何％かの電圧
に設定されており、従つてアナログ画信号の尖頭
値の変化に比例して変化する。

読取すべき原稿DPは、第１ｂ図に示すよう
に、基準線RLに合わせて画像読取部に送られる
が、その読取走査は原稿の幅よりも広い範囲にわ
たつておこなわれる。読取走査ヘツドには、光電
変換器として用いるCCD（チヤージカツプルド
デバイス）、PDA（フオトダイオードアレイ）な
どの固体光電変換素子が内蔵されており、これら
の素子は受光量に応じて、しかも受光時間に応じ
てチヤージアツプする。一方、読取ヘツドは第１
ｃ図に示すように、原稿幅の走査において読取ヘ
ツドの移動速度が一定となるように速度制御され
る。読取画信号は第１ｄ図に示すように読取走査
幅にわたつて出力されるが、走査反転時に走査速
度が最も低く、このとき原稿外の反射光により固
体光電変換素子がフルレベルにチヤージアツプす
る。これにより原稿DPの走査前にアナログ画信
号のレベルが高くなり、定速走査に入つた後に
も、原稿外の反射光によりアナログ画信号が高
い。このようにアナログ画信号のレベルが原稿走
査に入いる前に高いと、コンデンサ２と抵抗３の
時定数でコンデンサ２の尖頭値保持電圧が高いま
まに保持され、闘値電圧が高いままとなる。闘値
電圧を第１ｄ図に１点鎖線で示す。その結果、原
稿の走査のときにも原稿の画信号が闘値電圧より
も低いという結果となつて、原稿の白（高レベ
ル）をも黒とした２値化信号処理がおこなわれ
る。したがつて、原稿画像に対応した２値化画信
号が得られない。

本発明は、読取ヘツドの走査が原稿の幅外にわ
たつておこなわれて、その読取アナログ信号に原
稿画像に関係のないレベル変動を含むことによる
原稿画像信号の２値化処理の乱れを防止すること
を目的とする。

上記目的を達成するために本発明においては、
尖頭値保持回路の前段にアナログゲートを介挿す
ると共に、読取ヘツドの走査速度を検出する走査
速度検出回路を備えて、走査速度が設定値になつ
ているとき（ある程度の許容差を含む）にアナロ
グゲートをオンとしてアナログ画信号を尖頭値保
持回路に与えるようにする。このようにすること
により、原稿幅走査外の低速走査域において尖頭
値保持回路へのアナログ画信号が遮断され、固体
光電変換素子の原稿外走査時のチヤージアツプに
よる闘値のシフトが防止される。アナログゲート
としては、アナログスイツチ回路、零クランプ回
路あるいはシヤント回路を用いうる。

第２ａ図に、本発明を実施する画像読取装置の
外観斜視図を示す。この画像読取装置はフアクシ
ミリ装置に用いられるものであり、読取ヘツド７
および記録ヘツド８を固着したキヤリツジ９で走
査される。キヤリツジ９はガイドバー１０_１およ
び１０_２で案内され、ワイヤ１１および案内ロー
ラ１２を介して主走査駆動モータ１３で往復駆動
される。キヤリツジ９上には受光素子PDを有す
るフオトカプラ１４が固着されており、フオトカ
プラ１４の発光素子と受光素子PDの間にスリツ
ト板１５が位置する。スリツト板１５は支持棒１
６に固着されている。スリツト板１５にはキヤリ
ツジ９の１画素分の移動毎に１パルスの割合で主
走査同期パルスを発生させるように、受光素子
PDに対向して高密度のスリツトマーク１５Ｍが
刻まれている。読取ヘツド７の前方には、フイー
ドローラにより原稿DPが送られるが、原稿の挿
入がガイド壁に沿つて基準線RL上を原稿の一端
部が沿う関係でおこなわれるようになつている。

読取ヘツド７の前方には、原稿DPを照明する
ハロゲンランプ１６が設置されている。原稿DP
の反射光は読取ヘツド７内において集束レンズを
通して光電変換器の受光面上に投影され、光電変
換器より反射光量に対応したレベルのアナログ画
信号が得られる。記録ヘツド８には静電記録用の
マルチスタイラスが備わつており、読取走査と同
様にキヤリツジ９を往復駆動しつつマルチスタイ
ラスに画信号に対応した高電圧を印加することに
より、記録紙（図示せず）に静電潜像が形成さ
れ、これに現像装置（図示せず）でトナーを与え
て後定着することにより画信号が画像として再現
される。

第２ｂ図に、第２ａ図に示す読取装置に用いる
本発明の一実施例を示す。第２ｂ図において、５
がゲート回路、６が走査速度検出回路である。走
査速度検出回路６は、リトリガブルモノマルチバ
イブレータRMM、アンドゲートAND１〜AND
３、モノマルチバイブレータMMおよびフリツプ
フロツプFF１で構成され、リトリガブルモノマ
ルチバイブレータRMMのトリガ入力端に受光素
子PDの出力パルスが印加される。

第２ｃ図に第２ｂ図に示す各部の入出力タイミ
ングを示す。以下、第２ｃ図を参照して走査速度
検出回路６の動作を説明する。主走査モータ１３
が正転駆動されると、キヤリツジ９が読取走査移
動を開始し、その移動速度が上昇する。これによ
り、受光素子PDの出力パルス周期が短かくな
り、遂には移動速度が設定定速度となる。リトリ
ガブルモノマルチバイブレータRMMは受光素子
の出力パルスの立下りでトリガされて、設定定速
時のパルス周期よりもわずかに長い時間幅ｔ_Rの
高レベル出力を生じ、そのｔ_Rの時間内に再びト
リガされると更に再トリガからｔ_Rの間高レベル
出力を生ずる。したがつて、キヤリツジ９の走査
速度が設定定速度になるとリトリガブルモノマル
チバイブレータRMMの出力は連続して高レベル
となり、これによりアンドゲートAND１の出力
に受光素子PDの出力パルスに同期したパルスが
現われ、その立上りでモノマルチバイブレータ
MMがトリガされ、バイブレータMMの出力がｔ_D
の間低レベルとなり、ｔ_Dを過ぎると高レベルに
復帰する。これによりアンドゲートAND２より
アンドゲートAND１の出力パルスに同期したパ
ルスが出力され、フリツプフロツプFF１がセツ
トされる。この動作により、走査速度が設定定速
度になつてからｔ_D後にフリツプフロツプFF１が
セツトされることになる。モノマルチバイブレー
タMMの時限ｔ_Dは、読取ヘツド７が定速走査に
なつてから、基準線RLを狙うようになるまでの
時間に合せてあるので、結局、読取ヘツド７が基
準線RLすなわち原稿の一端部を狙うようになつ
た時点にフリツプフロツプFF１がセツトされ
る。このようにして定速移動で原稿の走査がおこ
なわれ、次いで反転復帰のために主走査モータが
減速すると、リトリガブルモノマルチバイブレー
タRMMの出力が高、低に変動するようになり、
アンドゲートAND３の反転出力端に高レベルパ
ルスが表われ、その立上りでフリツプフロツプ
FF１がリセツトされる。このようにして、フリ
ツプフロツプFF１は読取ヘツド７の走査点が基
準線RLになつた時点から、走査反転復帰のため
減速されるまでの間セツト状態にあり、そのＱ出
力が低レベルであつてアナログゲート５がオン
（トランジスタはオフ）とされ、読取ヘツド７が
出力するアナログ画信号が増幅器１に与えられ
る。換言すれば、原稿DPの走査に入いるまでは
アナログゲート５がオフ（トランジスタはオン）
であつて、読取ヘツド７の出力は増幅器１に与え
られない。その結果、抵抗３の出力闘値電圧は、
第２ｃ図に１点鎖線で示すように、原稿走査の間
原稿画像の画信号レベルと一定の割合のレベルに
維持される。その結果、原稿画像情報に正しく対
応した２値化画信号が比較回路４より得られる。

なお、アナログゲート５は、第３図に示すよう
にコンデンサ２の入力端に接続してもよい。この
ようにすると、アナログゲート５がオフ（トラン
ジスタはオン）されると同時にコンデンサ２が放
電され、再度アナログゲート５がオンとされるま
でアースレベルに保持される。

第４図および第５図に、本発明の他の実施例を
示す。第４図に示す実施例は、受光素子PDの出
力パルスを積分回路INTに与えて電圧に変換し、
この電圧を比較回路COMに与えて設定定速走査
時の電圧レベルに相当する基準電圧と比較して、
積分回路INTの出力電圧が基準電圧に達したと
き、すなわち、定速走査となつた時点に比較回路
COMの出力の高レベルへの立上りによりモノマ
ルチバイブレータMMをトリガして、その出力を
ｔ_Dの間低レベルに反転させて、ｔ_D後にバイブレ
ータMMの出力が高レベルに復帰することにより
得られるアンドゲートAND４の出力高レベル電
圧を反転してアナログゲート５に与えるようにし
たものである。第５図に示す実施例においては、
周波数−電圧変換器FVCにより受光素子PDの出
力パルス周波数に比例した電圧を得て、これを比
較回路COMに与えるようにしている。

なお、上記実施例（第２ａ図）においては走査
速度指標となる主走査同期パルスをスリツト板１
５およびフオトカプラ１４の組合せで得る構成を
示したが、モータ１３あるいはワイヤ１１で駆動
される回転スリツト板と静止固定されたフオトカ
プラの組合せでなるロータリエンコーダやタコメ
ータをそれに代えて用いることができる。またモ
ノマルチバイブレータMMに代えてオンデイレー
タイマなどのタイマ回路を用いることもできる。
さらには、アナログゲートとして、図に示したシ
ヤント回路５の他に、アナログスイツチ回路ある
いは零クランプ回路を用いうる。

以上説明したように本発明においては、読取ヘ
ツドの走査速度が設定定速度となつてから読取ヘ
ツドのアナログ画信号出力を２値化画信号処理回
路の尖頭値保持手段に与えるようにしたので、走
査速度が設定定速度に達するまでの、低速走査に
よる固体光電変換素子のチヤージアツプに原因す
る闘値レベルのシフトアツプが防止され、原稿画
像情報に対応した２値化画信号が得られる。

【図面の簡単な説明】

第１ａ図は従来の画信号処理装置を示す回路
図、第１ｂ図は原稿の配置を示す平面図、第１ｃ
図は読取ヘツドの走査速度を示すグラフ、第１ｄ
図は読取ヘツドのアナログ画信号出力を示す波形
図である。第２ａ図は、本発明の画信号処理装置
を使用する画像読取装置の機構を示す斜視図、第
２ｂ図は本発明の一実施例を示すブロツク図、第
２ｃ図はその各部入力タイミングを示すタイムチ
ヤートである。第３図、第４図および第５図は、
それぞれ本発明の他の実施例を示す回路図であ
る。 １：増幅器、２：コンデンサ、３：可変抵抗、
４：比較回路、５：アナログゲート回路、６：走
査速度検出回路、７：読取ヘツド、８：記録ヘツ
ド、９：キヤリツジ、１０_１，１０_２：ガイドバ
ー、１１：ワイヤ、１２：案内ローラ、１３：主
走査駆動モータ、１４：フオトカプラ、１５：ス
リツト板、１６：支持棒、RL：基準線。

Claims (1)

【特許請求の範囲】
1. １ 走査駆動される読取ヘツドより得られるアナ
   ログ画信号を尖頭値保持回路に入力し、尖頭値保
   持電圧の分圧電圧を闘値電圧としてこの闘値電圧
   を基準電圧としてアナログ画信号を２値化する画
   信号処理装置において、尖頭値保持回路の前段に
   アナログゲート回路を接続し、かつ読取ヘツドの
   走査速度を検出する走査速度検出回路を備えて、
   走査速度が設定された定速度にあるとき前記アナ
   ログゲート回路をオンとしてアナログ画信号を尖
   頭値保持回路に与える構成としたことを特徴とす
   る画信号処理装置。