JPS61224867A - Pwm信号発生方式 - Google Patents

Pwm信号発生方式

Info

Publication number
JPS61224867A
JPS61224867A JP60061892A JP6189285A JPS61224867A JP S61224867 A JPS61224867 A JP S61224867A JP 60061892 A JP60061892 A JP 60061892A JP 6189285 A JP6189285 A JP 6189285A JP S61224867 A JPS61224867 A JP S61224867A
Authority
JP
Japan
Prior art keywords
phase
signal
frequency
rom
modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60061892A
Other languages
English (en)
Inventor
Makoto Hashii
眞 橋井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP60061892A priority Critical patent/JPS61224867A/ja
Publication of JPS61224867A publication Critical patent/JPS61224867A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はパルス幅変調(PWM)方式の可変!圧・可
変周波数インバータのPWM信号発生方式に関する。
〔従来の技術〕
PWM信号の演算または発生方式としては、第10図(
イ)に示されるように、インバータ出力電圧基準信号で
ある正弦波Sと変調信号である三角波Tとの大きさを比
較することにより、同図(ロ)の如きPWM信号を発生
させる方式が知られている。この場合、三角波の周波数
が正弦波の周波数に比べて充分高い場合は、演算された
PWM波形に含まれる低次高調波は除去される。しかし
、三角波の周波数はインバータのスイッチング周波数と
関連があるので、インバータに使用される半導体素子の
特性、転流回路やゲート駆動回路の特性、またはインバ
ータ損失等の関連から三角波の上限周波数は制限される
ここで、三角波の周波数をf。、正弦波の周波数をf工
として、これらの比f。/f工を変調比nと定義する。
変調周波数の上限値f。(max)は制限されるため、
インバータ周波数(正弦波の周波数)f工が増加すると
、nの値を小さくしなければならない。この場合、nく
10では正弦波と三角波とが同期していないと、演算さ
れるPWM波形には低次の高調波を含むことになり、イ
ンバータ出力電圧、電流にビートを発生させることがあ
る。このため、nが充分高くない場合には、正弦波と三
角波を同期させることが一般に行なわれている。また、
各インバータ周波数に対して、変調比および変調周波数
をできるだけ大きくして、電流リプルを減少させようと
いうことから、f。
とf工との関係を第11図のように決めて制御すること
が行なわれている。
以上を実現する構成例を第12図に示す。
こ〜に、インバータ周波数指令fx”は、電圧/周波数
(V/F )変換器1でインバータ周波数f工に比例し
たクロックパルスf工。□に変換される。
クロックパルスf工。4はアップ/ダウンカウンタ2に
入力され、あらかじめ定められた数kまでカウントする
。このカウンタの出力θ工を示したものが第13図(イ
)でおり、このθ工は正弦波用ROM3.三角波用RO
M4のアドレスとして用いられる。ROM3.4には、
例えば第13図(ロ)、(ハ)に示されるような正弦波
S、三角波Tのパターンがそれぞれ書込まれている。な
お、込まれており、周波数指令f や電圧の大きさの指
令値V4′などにより、第11図で表わされる特性にな
るよう波形が選択される。−万、ROM3の出力は単位
正弦波であるので、これを電圧指令骨 にするため、ROM3の出力はV と乗算される。
第12図はディジタル乗算器5を使用した例であるが、
このかわりにROM5の出力をD/A変換した後、アナ
ログ乗算するようにしてもよい。乗算器5の出力とRO
M4の出力とは、比較器6でそれらの大きさが互いに比
較され、これによって第10図(ロ)のようなPWMパ
ルスが形成される。なお、カウンタ2およびROM3.
4の出力はディジタル量であるが、こ〜では便宜上アナ
ログ量として考え、以下同様とする。
〔発明が解決しようとする問題点〕
この方法によると第1乙図かられかるように、正弦波と
三角波とは同じアドレスθ工によりデータがアクセスさ
れるので、完全に同期する。しかし、正弦波1周期を示
すアドレスを決定すると位相の分解能がきまり、この同
じ1周期に書込む三角波の数が少ない(変調比が小さい
)ときには問題はないが、変調比を大きくすると、位相
の分解能が悪くなって、三角波を書込むことができなく
なる。変調比を大きくするためには、位相の分解能を上
げなければならず、これにより1周期あたりのアドレス
が増加するため、ROM容量が増大するという難点を有
する。また、正弦波1周期を0〜(k−1)番地までに
書込んだ場合、’XO1=kf  となるため、kが増
加するとf工。2が非常工 に大きくなる。たとえば、k−4096とじインバータ
を10Oflzまで運転する場合、f工。、=409.
6KHzと高い周波数となり、このような高い周波数を
精度よく発振させるのは容易ではない。一方、限られた
容量の[tOMを用いf工。6の最大周波数を制限する
と、最大変調比が決定されるため、インバータ周波数が
減少するにつれ、三角波の周波数も減少せざるを得す、
低速時の電流リプルや角度分解能が小さいことから生ず
る応答性の悪さなどの問題が生ずる。
〔問題点を解決するための手段〕
基準信号データを記憶する第1のメモリ(ROM)と、
変調信号データを記憶する第2のメモリ(ROM)と、
第1.第2メモリからデータを読出すための第1の位相
信号発生手段と、第1位相と所定の関係にある第2の位
相信号発生手段と、第1位相と第2位相とを加算して第
2メモリから′データを読出すための第3の位相信号発
生手段とを設ける。
〔作用〕
上記第1のメモリには第1の位相を与え、第2のメモリ
には変調信号の周波数を予め定めた所定値とすべく、第
1の位相に第2の位相を加算して得られる第3の位相を
与えて運転しているときに、第2の位相が予め定められ
た所定位相に一致したならば、その時点で第2の位相を
零に固定するかまたはその時点の値に固定し、変調信号
の大きさと位相の連続性を保ちつメ基準信号と変調信号
の位相の同期化を図ることにより、特に非同期状態から
同期状態への移行を電流リップルを生じさせることなく
円滑に行ない得るようにする。
〔実施例〕
第1図はこの発明の実施例を示すもので、一点鎖線にて
囲まれた部分が新たに付加されたものでちる。なお、こ
の鎖線部は関数発生器7、電圧/周波数(V/F)変換
器8、カウンタ9、加算器10、アンドゲート11およ
び判別回路12等より構成される。
関数発生器7には周波数指令1 、+が入力され、その
出力fTがV/F変換器8にて周波数fTotのクロッ
クパルスに変換される。このf、。tはカウンタ9によ
って位相信号θ1に変換され、さらに加算器10でθ 
と加算されてθ9となり、こ工 れ(θM)が変調信号を記憶しているROM4のアドレ
スとして用いられる。判別回路12はθ7の予め設定さ
れた特定の位相を検出する。Slは基準信号と変調信号
との同期を指令する同期指令(@H”で同期)、S2は
θ、が予め設定された特定位相になったとき′″H#と
なる信号、S3はカウンタ9を停止またはリセットする
信号である。
こNで、例えばROM3には基準信号として正弦波1周
分のデータが、またROM4には変調信号として三角波
12周期分のデータがそれぞれ書き込まれているものと
すると、このときの波形データをアナログ的に示せば第
2図の如くなる。こ〜で、信号S3によりカウンタ9を
リセットして、θT−0とすれば、θツーθ工となり、
変調比nMm12の運転となることがわかる。
第6図に基準信号周波数f工と、変調信号周波数f。と
の関係を示す。いま、最大変調周波数を’O(max)
とし、n=12で運転し得る最大基準周波数を’Iaと
すると、これらの間には、’O(max) = ” ’
xa なる関係が成立する。つまり、基準周波数のf工。
とfより間は同期運転状態であり、基準周波数が減少す
るにつれて変調周波数も減少する。そして、基準周波数
がf工、よりも小さくなったときに変調周波数一定(f
o(max))の運転へ移行するものとすると、同期運
転時の最終変調周波数は12’Ibということになる。
したがって、変調周波数を一定(’ O(max) )
とするためには12 (fIa  ’Ib ) の周波数を増加させなければならない。つまり、fより
以下のインバータ周波数f工で運転しているときには、
12(f工、f工)の周波数だけ加算する必要があり、
この周波数を加算する部分が第1図の一点鎖線部という
ことになる。と〜で、変調周波数を変化させるためには
、関数発生器7の出力である鴨を変化させることが必要
である。しかるに、ROM4には変調比nの変調信号が
書き込まれているため、 ’ O−” (f z + f T ) =n f I
3となる。そこで、関数発生器7としてはf、−fxa
−f工 なる関係を満たすものを用いればよいことになる。
なお、かかる関数発生器の特性が第4図に示されている
次に、非同期、同期運転切換方法について説明する。
非同期運転と同期運転との切換時に過渡的な電流リップ
ル(脈動)が生じると、インバータが転流失敗したりス
イッチング素子が熱破壊する等の事故が発生するおそれ
がある。このため、電流リップルを抑制することが必要
であるが、これを実現するためには切換前後での基準信
号および変調信号の大きさ1位相に連続性を持たせなけ
ればならない。ところで、第1図では基準信号の位相“
工は同期、非同期切換時において連続性が保たれるので
、基準信号自体の大きさ2位相も速読性が保たれる。と
ころが、変調信号の位相θ2は、非同期運転時には次の
(1)式のような関係をもっているので、同期、非同期
の切換時には特段の配慮が必要である。
θつ=θ工+θエ          ・・・・・・(
1)いま、第1図のROM4に変調比nの三角波、すな
わちn周期の三角波がそのアドレス0〜(k−1)番地
に対応して格納されているものとする。
つまり、 0≦θx (k / n に書き込まれた波形が1周期に相当するため、変調信号
の位相θ、は次式の如く表わされる。
一方、変調信号の大きさTはこれが周期関数であること
から、次の(3)式の如く表わされる。
T−f(θM)−f(θ工+−H4)−f(θ工)・・
・・・・(3) こ〜で、θつの切換前、後の値にそれぞれ1−”。
1+”をつけて表現し、θアー=’m (m −0、1
−・・・、n−1)なるときに非同期から同期状態へ移
行し、θT−0にリセットする方法(方式1という。)
について考える。このとき、 θ−−θ ヤθ−=θ J− M  工  T  工 。   ・・・・・・(4)θ
“−θ +θ −θ       ・・・・・・(5)
M     工    T     工T′″=fCθ
−)=f(θ工+−m ) −f (θ工)M    
    n ・・・・・・(6) + T  −f(θM+)−f(θ、)   ・・・・・・
(7)つまり、ROM4の入力位相θ、はその切換前に 後で−mだけ変化しているが、出力である変調信号Tは
(6)、(7)式から明らかなように大きさ。
位相とも変化しておらず、このため過渡的な電流リップ
ルは生じない。
このときの様子を示すのが第5図である。一般に、非同
期運転へ移行するのはn)9のときであるが、と〜では
説明の都合上n=3の場合が示されている。第5図にお
いて、(イ)がθ工、(ロ)がθ工に対するROM3の
出力、(ハ)がθ工に対するROM4の出力、(ニ)が
θ7、(ホ)がθつ、(へ)が07に対するROM4の
出方、そして(ト)、(チ)、(す)が信号S 1t 
S 2 * S 3にそれぞれ対応する。同図からも明
らかなように、(ト)の同期指令S1が入力された後、
はじめて(チ)の信号S2が′H”となる時点で(ニ)
の如くθ7をリセットし、θT−0とする。この時点で
θつは(ホ)の如く位相が変化しているが、その変化量
はk / nの整数倍であるため、(へ)に示される変
調信号の大きさには変化は生じない。
また、同期状態への移行後は(イ)、(ホ)に示される
θ工とθつとは互いに一致する。
上記とは逆に、同期状態から非同期状態へ移行する場合
について、第6図を参照して簡単に説明する。なお、(
イ)〜(ワ)に示す信号または波形は第5図に示すもの
とそれぞれ対応する。すなわち、第6図(ニ)の如くθ
1−=0で、θ、 は零から増加して行くため、(ホ)
に示されるθ8も連続的に変化する。したがって、(へ
)に示される変調信号も、その大きさは急激には変化せ
ずに連続性が保たれるため、このよう表移行時にも過渡
的な電流リップルが生じることはない。
以上は、切換時に01=0 とするものであるが、θ1
を零にせずその時点での値に固定する方法(方式■とい
う。)も考えられる。なお、移行する時点は方式1に同
じくθ−=工□ なるときn である。このとき、 θ−−θ +θ−−θ 十−m   ・・・・・・(8
)M  工  T  工 。
T” −f (θM−)−f(θx + ’m ) =
 f (θ工)・・・・・・(10) 十                 kT =f(θ
M)=f(θz+、m)−f(θ工)・・・・・・(1
1) であり、(8) 、 (9)式からも明らかなように、
θつは移行前後ではその大きさは変化せず、θT−0と
する場合にくらべてθ、とθ工との間Xmの位相差が生
じるが、(1o) 、 (tl)式から変調信号の大き
さは連続的に変化することがわかる。このように、θ、
−0としない場合の、非同期から同期および同期から非
同期へ移行する様子が第7図および第8図にそれぞれ示
されている。その詳細は省略するが、いずれの場合も連
続的に円滑に移行することがわかる。
なお、θT−0にするためには、信号S3により第1図
のカウンタ9をリセットすることにより、十  k またθT = 、 rnに保つためには、信号S3によ
りカウンタ9のカウント動作を停止することKより容易
に実現することができる。このとき、正、逆転の切換え
はf工の極性を判別することにより行ない、逆転の場合
はカウンタ2,90カウント方向を正転時とは逆方向に
することによって可能である。
第9図はこの発明の別の実施例を示すもので、第1図の
関数発生器7のかわりに位相同期回路15を設けた点、
およびROM4の出力をアナログ量に変換するD/Aコ
ンバータ16を付加した点が特徴である。V/F変換器
8の入力が、第1図では関数発生器7の出力となってい
たが、こ〜では変調信号をD/Aコンバータ16でアナ
ログ量に変換し、これと最大変調周波数f。(max)
との位相差を位相同期回路15で検出し、両者が一致す
るように周波数指令Δfoを出力する、いわゆるPLL
方式を採用したものであり、こうすることによっても非
同期時の変調周波数を常にf。(max)に保つことが
できる。なお、この場合の非同期運転と同期運転との相
互の移行については、第1図と同様である。また、D/
Aコンバータ16のかわりに、ROM4の出力の1ビツ
トに三角波が正のときKは@H”、負のときには@L”
の如き信号が得られるようにしておけば、D/A変換器
16を省略することができる。
〔発明の効果〕
この発明によれば、基準信号発生用ROM(または関数
発生器)と変調信号発生用ROM(または関数発生器)
とを設け、同期運転時には基準信号用ROMのアドレス
に零を含む一定値のアドレスを加えたアドレスを変調信
号用ROMに与えることにより基準信号と変調信号とを
同期させ、非同期運転時には基準信号用ROMのアドレ
スに基準周波数に依存したアドレスを加算して得られる
アドレスを変調信号用ROMに与えることにより一定周
波数の変調信号を作成し、同期から非同期状態へ移行す
るときは上記零を含む一定値アドレスを初期値として連
続的に変化させ、非同期から同期状態へ移行するときは
上記基準周波数に依存したアドレスの特定値を検出し、
その時点で同期運転へ移行する構成とし九〜め、低周波
運転時における電流リップルを減少させることができる
だけでな(、電圧、電流の応答性を向上させるととがで
き、さらに非同期、同期の切換えが過渡的な電流リップ
ルを生じさせずに円滑かつ迅速に行なわれるという利点
がもたらされる。
【図面の簡単な説明】
第1図はこの発明の実施例を示す構成図、第2図は正弦
波用ROMおよび三角波用ROMに格納されるデータ例
をアナログ波形にて示す参照図、第3図は基準信号周波
数と変調信号周波数との関係を示すグラフ、第4図は第
1図に示される関数発生器の特性を示すグラフ、第5〜
8図はいずれも第1図の動作を説明するための波形図、
第9図はこの発明の他の実施列を示す構成図、第10図
は基準出力信号、変調信号およびPWM信号波形を説明
するための参照図、第11図はインバータ周波数と変調
信号周波数との関係を示すグラフ、第12図はPWM信
号発生装置の従来例を示す構成図、第13図は第12図
の動作を説明するためのタイミング波形図である。 符号説明 1.8・・・・・・電圧/周波数(V/F )変換器、
2゜9・・・・・・カウンタ、3・・・・・・正弦波用
ROM、4・・・・・・三角波用ROM、5・・・・・
・乗算器、6・・・・・・コン7くレータ、7・・・・
・・関数発生器、10・・・・・・加算器、11・・・
・・・アンドゲート、12・・・・・・判別回路、15
・・・・・・位相同期回路、16・・・・・・ディジタ
ル/アナログ(D/A )変換器。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎    清 第 1 図 @ 2 図 第 3 図 第 4 図 =h′ 第 5 図 (ソ〕 冨 6 図 第 71!lI 第 8 図 (す) $9  図 第 10図 胃■9 0         す□ 12図 第+3図

Claims (1)

  1. 【特許請求の範囲】 1)出力基準信号1周期分の波形データを記憶する第1
    のメモリと、変調信号の所定周期分の波形データを記憶
    する第2のメモリと、該第1および第2メモリからデー
    タを読出すための第1の位相信号を発生する第1位相信
    号発生手段と、該第1位相信号と所定の関係にある第2
    の位相信号を発生する第2の位相信号発生手段と、第1
    位相信号と第2位相信号とを加算して前記第2メモリか
    らデータを読出すための第3の位相信号を発生する第3
    位相信号発生手段とを備え、前記第2位相信号を無効に
    して第1位相信号を第1、第2メモリに与えることによ
    り基準信号と変調信号とを同期化してPWM信号を発生
    する一方、第2位相信号を有効にして第1メモリには第
    1位相信号を与え第2メモリには第3位相信号をそれぞ
    れ与えることにより基準信号と変調信号とを非同期化し
    てPWM信号を発生するPWM信号発生方式であつて、
    少なくとも非同期状態から同期状態へ移行するときは、
    前記第2の位相が予め定められた所定位相に一致したこ
    とを検出し、その時点で第2の位相を零にすることを特
    徴とするPWM信号発生方式。 2)特許請求の範囲第1項に記載のPWM信号発生方式
    において、前記第2の位相を零に固定するかわりにその
    時点の値に固定することを特徴とするPWM信号発生方
    式。
JP60061892A 1985-03-28 1985-03-28 Pwm信号発生方式 Pending JPS61224867A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60061892A JPS61224867A (ja) 1985-03-28 1985-03-28 Pwm信号発生方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60061892A JPS61224867A (ja) 1985-03-28 1985-03-28 Pwm信号発生方式

Publications (1)

Publication Number Publication Date
JPS61224867A true JPS61224867A (ja) 1986-10-06

Family

ID=13184249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60061892A Pending JPS61224867A (ja) 1985-03-28 1985-03-28 Pwm信号発生方式

Country Status (1)

Country Link
JP (1) JPS61224867A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63124773A (ja) * 1986-11-12 1988-05-28 Hitachi Ltd インバ−タ制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63124773A (ja) * 1986-11-12 1988-05-28 Hitachi Ltd インバ−タ制御装置

Similar Documents

Publication Publication Date Title
JPS61157269A (ja) Pwm信号発生回路
JPH07108095B2 (ja) インバータ装置及びその制御方法
JPH07112360B2 (ja) Pwmインバ−タの制御方法および装置
JP2010011728A (ja) パルス符号幅変調モータ駆動システム
JPS61224867A (ja) Pwm信号発生方式
JP3350010B2 (ja) 3相パルス幅変調波形発生装置
JP3526407B2 (ja) Pwm回路
JP3194067B2 (ja) Pwmパルス発生装置
JPH0219021A (ja) ディジタルパルス幅変調回路
JP3757322B2 (ja) デジタル同期ループ
JP2758258B2 (ja) 電源同期位相固定装置
JPS6281982A (ja) Pwm信号発生方式
JPH07177753A (ja) 電力変換装置の制御方法および装置
JP2522407B2 (ja) パルス幅変調用パルス発生装置
JP2582071B2 (ja) パルス幅変調方式インバ−タの制御装置
JPS6158475A (ja) Pwm波形演算装置
JP3171505B2 (ja) Pwmインバータ制御装置
JPH0775474B2 (ja) 正弦波pwm波形発生装置
JPS60174070A (ja) 交流インバ−タ回路における搬送波の制御方式
JPH1094262A (ja) 電圧型自励式変換装置
JPH0588051B2 (ja)
JPH02168866A (ja) 電力変換装置のパルス幅変調制御用パルスの発生方法
JPH078134B2 (ja) サイリスタ整流器の位相制御回路
JPH031721A (ja) クロック発生装置
JPS6147071B2 (ja)