JPS61224429A - 半導体装置の合せずれ検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は、半導体装置の合せずれ検出方法の改良に関す
る。

〔発明の技術的背景〕

従来、半導体装置の合せずれ検出方法として、第４図及
び第５図に示す方法が知られている。ここで、第５図は
第４図の点線部分Ａを拡大した図である。

例えば、素子形成領域に対するゲート電極の合せずれを
検出するとき、第４図において素子形成領域パターンを
１とし、ゲート電極パターンを２とした。そして、前記
パターン１のピッチを例えばＬｌ　（５，０ｍ）　、そ
れに対するパターン２の目盛りピッチ３を１２　　（４
，９−）とし、互いの目盛りピッチの差を０．１ｍとパ
ターン２のピッチの方が小さくなるようにした。このパ
ターンの読取り方法は、第５図に示したように素子形成
領域パターン１の各々の目盛りの中心３と、ゲート電極
パターン２の各々の目盛りの中心４が重なったところを
捜し、その重なったところが目盛り全体の中心からいく
らずれているかみることによ行なう。なお、第５図にお
いて、５は前述した各々の目盛りの中心の重なった位置
を示す。先にお互いの目盛りピッチの差を０．１＊とじ
た事により、目盛り全体の中心の重なった所が１つずれ
るごとにＯ，ＩＪＪＲの合せずれを表わすことになる。

この合せずれの読取り方法を第６図を参照して説明する
。

■、素子形成領域パターン１で形成された各々の目盛り
の中心とゲート電極パターン２により形成された各々の
目盛りの中心が重なったところを見つける。→右から３
番目の目盛り。

■、目盛り全体の中心（Ｐ点）から■で見付けた目盛り
が左右どちらにいくらずれているか読みとる。→右（プ
ラスの方向）へ３目盛りずれている。

■、素子形成領域パターン１の目盛りのピッチと、ゲー
ト電極パターン２の目盛りのピッチは、０．１譚だけゲ
ート電極パターン２のピッチが小さく設定されているか
ら、■で３目盛り分ずれていることにより、０．３ｍプ
ラス方向へゲート電極パターン２がずれていることにな
る。なお、第６図において、６は素子形成領域パターン
１の目盛りの中心とゲート電極パターン２の中心が一致
するラインである。そして、これら合せずれ用のパター
ンをチップのＸ方向（第４図のおきかた）とｙ方向（第
４図のパターンを９０度回転して立てる）に用意してチ
ップのＸ方向、ｙ方向の合せずれを評価する。例えば、
露光装置にステッパーを用いた場合、１チツプ（１シヨ
ツト）ずつ合せずれを評価し、チップ（ショット）ロー
テーション（第７図及び第８図図示）、ウェハローテー
ション（第９図図示）、ウェハ歪み（第１０図図示）等
を評価していく。なお、第７図〜第′１０図において、
７は１チツプを、８は素子分離領域パターンを、９はゲ
ート電極パターンを、１０はウェハを夫々示す。

〔背景技術の問題点〕

しかしながら、従来技術によれば、次に示す問題点を有
する。

■、目視による合せずれの評価で、あるため、作業者に
より個人差が生じ読取り誤差が太き（なる。

°■、ウェハ全体の合せずれ（例えば、ウェハローテー
ション、ウェハ歪み等）、を評価する場合、目視で１チ
ツプずつ評価するため、時間がかかる。

また、作業者にとって大きな負担となる。

〔発明の目的〕

本発明は上記事情に鑑みてなされたもので、個人差によ
る読取り誤差が少な（、精度“良く合せずれを評価でき
る半導体装置の合せずれ検出方法を提供することを目的
とする。

（発明の概要） 本発明は、ゲート電極と素子形成領域（又は素子分離領
域）とのトランジスタのチャネル幅方向のオーバーラツ
プ長を用いてゲート電極と素子形成領域（又は素子分離
領域）の合せずれを評価することにより、精度良い合せ
ずれの評価をなし得ることを図ったことを骨子とする。

（発明の実施例） 以下、本発明の一実施例を図を参照して説明する。なお
、本発明の説明に先立ち、半導体装置について第１図〜
第３図を参照して説明する。ここで、第１図は同半導体
装置の平面図、第２図は第１図のｘ−Ｘ線に沿う断面図
、第３図は第１図のＹ−Ｙ線に沿う断面図である。また
、第１図かられかるように、本パターンは素子分離領域
のセンターを境として左右対称となっているので、素子
形成領域（又は素子分離領域）と合せずれ評価に用いら
れるゲート電極が左右対称になっていることがわかる。

図中の２１は、例えばＰ型のシリコン基板である。この
基板２１の表面には素子分離領域２２が設けられ、これ
ら素子分離領域２２で囲まれた素子形成領域２３ａ、２
３ｂにはソース、あるいはドレイン領域となるＮ＋型の
拡散層２４ａ１２４ｂが設けられている。前記素子弁１
ｉｆｔ領域２２上には、主となるゲート電極２５が設け
られている。このゲート電極２５には、左右対称に枝状
にゲート１ｆｔｉ１２６・・・が接続され、これらゲー
ト電極２６・・・は前記素子形成領域２３ａ、２３ｂ上
にゲート酸化ＩＩ　２７を介して設けられている。なお
、第１図においては、これら枝状のゲート電極２６を上
から順次１番目、２番目・・・のゲート電極２６１．２
６２・・・と呼ぶ。前記ゲート電極２５には、層間絶縁
膜２８に設けられたコンタクトホール２９を介してＡ２
配線３０が接続されている。

前述した枝状のゲート電極２６・・・間の素子形成領域
２３ａ、２３ｂには、コンタクトホール３１・・・を介
してＡ℃配線３２・・・が夫々接続されている。

これらＡβ配線３２・・・を上から順次１番目、２番目
・・・のＡβ配線３２１，３２２・・・と呼ぶ。これら
かられかるように、上記半導体装置は通常の半導体装置
と同じ構造断面図を有しているため、本発明法は一般の
半導体装置の製造方法を使うことにより適用できる。つ
まり、製造される半導体装置の一部に本発明法を取り入
れるだけで、特別な工程をふまずに本発明を適用できる
。

次に、本発明方法を第１図を参照して説明する。

■、ゲート電極２５．２６の電位をしきい値より低い電
位にする。

■０例えば、１番目のゲート電極２６１を用いて１番目
のへ２配線３２１と２番目のへλ配線３２２の間に電流
が流れるか判断する。

■、これを夫々の枝状のゲート電極２６・・・について
行なう。

■、この測定により何番のゲートｌ１ｆｆ１２６までは
電流が流れないかがわかる。

この測定を主となるゲート電極２５に対し左右の枝状の
各々のゲート電極２６について行ない、電流が流れない
左右のゲート電１ｆ１２６・・・のアンバランス度から
合せずれを判断する。なお、第１図において、ゲート電
極２６・・・のトランジスタのチャネル幅方向の長さは
ゲート電極２６の番号が大きくなるに従い０．１ｐずつ
短くなるとすると、第１図の場合は±０．３．ｉａの合
せずれが評価できることになる。第１図において、左右
両方の素子形成領域２３ａ、２３ｂの４番目のゲート電
極２６４．２６４　’　までが電流を流さず、５番目に
なると流れるたとする。この場合、両方のゲート電極と
も同じゲート電極番号で流れ始めるために、素子形成領
域２３ａ、２３ｂとゲート電極２５．２６との合せずれ
は零ということになる。

次に、第１１図を用いて実際に合せずれが生じた場合に
どのような評価となるか説明する。なお、この第１１図
及び後記第１２図は第１図を簡略化した図である。

第１１図において、センター４１より右の素子形成領域
２３ａでは、４番目のゲート電極２６４以降のゲート電
極で電流が流れ、左の素子形成領域２３ｂでは６番目の
ゲート電極２６６′以降のゲート電極で電流が流れとと
する。ここで、前記ゲート電極２６４．２６６の夫々の
ゲート電極のチャネル幅方向の長さの差は０．２　　と
予めわかっており、合せずれを求めるときにこのチャネ
ル幅方向の長さの差（アンバランス度）を用いる。

ここで、長さの差は左右２つの素子形成領域２３ａ、２
３ｂから求められているため、１つの素子形成領域にお
いて長さの差をなす割合いを求めると０．１ａｌとなる
。その値が素子形成領域パターンとゲート電極の合せず
れとなる。また、このときゲート電極パターンが左右ど
ちらにずれているかという判断は左側の枝状のゲート電
極の方が電流が流れるゲート電極数が少ないことから、
ゲート電極パターン２５．２６は左にずれていることが
わかる。

第１２図は、素子形成領１２３ａ、２３ｂにパターン変
換差（片側に０．１ＪＩｆｎ）が入り素子形成領域が４
２ａ、４２ｂと広がった場合を示す。第１２図において
、右側の素子形成領域４２ａでは３番目のゲート電極２
６３以降のゲート電極で、左側の素子形成領域４２ｂで
は５番目のゲート電極２６５′以降のゲート電極で、夫
々電流が流れたとする。前記ゲート電極２６！　、２６
ｓ　’の夫々のチャネル幅方向の長さの差は０．２ｕｔ
ｎとわかっているので、第１１図のときと同様にこのと
きの合せずれは０．１譚とわかる。また、第１１図と同
様な理由でゲート電極パターンは左側にずれている。

次に、第１１図及び第１２図を用いて合せずれの評価値
に対するパターン変換差の影響について説明する。もし
、センター４１より右側の素子形成領域しかなかった場
合、第１図から合せずれが零のときは５番目のゲート電
極以降で電流がわかっているので、第１１図の場合には
、４番目のゲート電極以降で流れ始めるため、０．１譚
左側にゲート電極パターンがずれていることがわかる。

しかし、第１２図の場合に、第１１図と同様に求めると
、３番目のゲート電極以降で流れ始めるので、０．２ｍ
左側にゲート電極パターンがずれていると読みとられて
しまう。しかし、実際には、０．１譚分がパターン変換
差である。このように、第１２図の右側の素子形成領域
だけ用いて評価する合せずれ評価力では「ずれ」成分と
「パターン変換差」成分の区別ができなくなってしまう
。

第１図のように左右両方の素子形成領域２３ａ１２３ｂ
を用いた場合、パターン変換差が入っても、それは左右
両方の素子形成領域２３ａ、２３ｂに影響することにな
り、左右対称パターンのためパターン変換差分は左右で
相殺され、評価した値にはパターン変換差は影響しなく
なる。これはゲート電極パターンにパターン変換差が入
ったときも同様である。

しかして、本発明によれば、以下に示す効果を有する。

■０作業者による個人差がすくなく、読み取り誤差が少
ない。

■、高精度の評価が可能である。

■０作業者の負担が少ない。

■、電気的評価にありがちなパターン変換差の合せずれ
評価値を完全になくすことができる。

■、電気的評価という点から、測定結果（１チツプごと
の合せずれ）を演算処理することにより、速やかにウェ
ハローテーション、ウェハの歪みを評価できる。

■０本発明は素子形成領域パターンとゲート電極パター
ンの合せずみのみをを用いて評価するが、多層のマスク
合せから作られる半導体装置の１組でも合せずれを詳細
に評価できるなら、その半導体装置の製造、更にはその
とき用いた露光装置の高性能化へ多大の効果をもたらす
。

なお、第１３図のように、トランジスタのソースのＡｊ
２配線５１１，５１２．及びドレインのＡρ配配線５エ より、Ａ２配線数を約半分にできる。

また、上記実施例では、枝状のゲート電極と素子形成領
域との合せずれを評価する場合について述べたが、これ
に限らず、同ゲートＩＲｆ！と素子分離領域との合せず
れとの評価の場合でも同様に適用できる。

〔発明の効果〕

以上詳述した如く本発明によれば、個人差による読取り
誤差が少なく、精度良く合せずれを評価できる信頼性の
高い半導体装置の合せずれ検出方法を提供できる。

【図面の簡単な説明】

第１図は本発明に係る半導体装置の合せずれ検出方法の
説明図、第２図は第１図のＸ−Ｘ線に沿う断面図、第３
図は第１図のＹ−Ｙ線に沿う断面図、第４図は従来の半
導体装置の合せずれ検出方法の説明図、第５図は第４図
の部分拡大図、第６図は従来方法における合せずれ読取
り方法を説明するための図、第７図及び第８図は夫々チ
ップ〇ーチージョンを説明するための平面図、第９図は
ウェハローテーションを説明するための平面図、第１０
図はウェハ歪みを説明するための平面図、第１１図及び
第１２図は夫々第１図の簡略図、第１３図は本発明の詳
細な説明するための図である。 ２１・・・Ｐ型のシリコン基板、２２・・・素子分離領
域、４　１　・・・センター、２３ａ、２３ｂ、４２ａ
、４２ｂ・・・素子形成領域、２４ａ，２４ｔ）・・・
拡散層、２５、２６ｒ　、２６１　’　、２６３　、２
６ｓ　’・・・ゲ−上電極、２９・・・コンタクトホー
ル、３０．３２．３２１．３２ｔ　’　、３２２．５１
・・・Ａλ配線。 出願人代理人　弁理士　鈴江武彦 ｓ８図 第１１図 第１２図 第１３図

Claims (4)

【特許請求の範囲】
1. （１）、半導体基板と、この基板表面に設けられた素子
   分離領域と、この素子分離領域で囲まれた素子形成領域
   と、この素子形成領域に設けられた拡散層と、同基板上
   に絶縁膜を介して設けられたゲート電極とを具備する半
   導体装置の合せずれを検出する方法において、ゲート電
   極と素子形成領域又は素子分離領域とのトランジスタに
   おけるチャネル幅方向のオーバーラップ長を用いてゲー
   ト電極と素子形成領域又は素子分離領域との合せずれを
   評価する半導体装置の合せずれ検出方法。
2. （２）、合せずれの評価に用いたゲート電極と素子形成
   領域が、素子分離領域を境として左右又は上下に対称と
   なっていることを特徴とする特許請求の範囲第１項記載
   の半導体装置の合せずれ検出方法。
3. （３）、合せずれの評価に用いたゲート電極のチャネル
   幅方向の長さが一定の割合で短くなつていることを特徴
   とする特許請求の範囲第１項記載の半導体装置の合せず
   れ検出方法。
4. （４）、合せずれの評価に用いたゲート電極のチャネル
   幅方向の長さが素子形成領域の途中までしかないことを
   特徴とする特許請求の範囲第１項記載の半導体装置の合
   せずれ検出方法。