JPS61223882A - 文字表示装置 - Google Patents

文字表示装置

Info

Publication number
JPS61223882A
JPS61223882A JP60065834A JP6583485A JPS61223882A JP S61223882 A JPS61223882 A JP S61223882A JP 60065834 A JP60065834 A JP 60065834A JP 6583485 A JP6583485 A JP 6583485A JP S61223882 A JPS61223882 A JP S61223882A
Authority
JP
Japan
Prior art keywords
character
display
character pattern
memory
pattern generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60065834A
Other languages
English (en)
Inventor
中條 孝一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP60065834A priority Critical patent/JPS61223882A/ja
Publication of JPS61223882A publication Critical patent/JPS61223882A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〉 本発明は、入力される文字コードに対応して文字パター
ン発生器から出力される文字パターンを表示するように
構成された文字表示装置に関する。
(従来の技術) この種の文字表示装置は、各種の測定器や情報処理装置
のマンマシンインタフェースとして広く用いられている
。第2図は従来の文字表示装置の一例を示す要部構成図
である。図において、CPUは測定器や情報処理装置を
構成する演算処理ユニットであり、演算処理結果を表示
するための文字に対応した文字コードをアドレスバスA
B及びデータバスDBを介してリフレッシュメモリRA
Mに出力する。CLKはクロック回路であり、アドレス
カウンタADC及びタイミング制御回路TCにクロック
信号を出力する。アドレスカウンタADCの出力はセレ
クタ5EL1を介してリフレッシュメモリRA Mに加
えられると共に、文字パターン発生器CGに直接加えら
れる。タイミング制御回路TCは、水平同期信号H8及
び垂直同期信号■Sを図示しないCRTに出力する。リ
フレッシュメモリRAMには、セレクタ5EL1を介し
て演算処理ユニットCPLIから構成される装置レス又
はアドレスカウンタADCから出力されるアドレスが選
択的に加えられると共に、#算処理ユニットCPUから
文字コードが加えられていて、演算処理ユニットCPU
からアドレスが加えられることにより所定のアドレスに
所定の文字コードが一時的に格納され、アドレスカウン
タADCからアドレスが加えられることにより、所定の
アドレスに格納されている所定の文字コードが読み出さ
れて文字パターン発生器CGに加えられることになる。
尚、セレクタ5ELIは演算処理ユニットCPUから加
えられる制御信号C81により切換駆動される。文字パ
ターン発生器CGは、リフレッシュメモリRAMから加
えられる文字コード゛及びアドレスカウンタADCから
加えられるアドレスに従って所定のパラレル文字パター
ン信号を発生する。該パラレル文字パターン信号はパラ
レルシリアル変換器PSに加えられてシリアル文字パタ
ーン信号に変換され、ドツトパターンの画像信号Dvと
してCRTに加えられる。
このように構成することにより、CRTは演算処理ユニ
ットCPLJから入力される文字コードに対応した文字
パターンをドツトパターンとして表示することになる。
(発明が解決しようとする問題点) しかし、このような構成によれば、文字表示装置を含む
システム自体にセルフテスト機能を持たせてテスト結果
を表示させたい場合に、演算処理ユニットCPUが暴走
したり、セレクタ5EL1やリフレッシュメモリRAM
が異常になると表示が行われないことになる。
本発明は上記問題点に鑑みてなされたもので、その目的
は、演算処理ユニット、セレクタ、リフレッシュメモリ
等が異常になってもそれらの異常をも表示できる文字表
示装置を実現することにあるつ (問題点を解決するための手段) 前記した問題点を解決する本発明は、入力される文字コ
ードに対応して文字パターン発生器から出力される文字
パターンを表示するように構成された文字表示装置にお
いて、演算処理ユニットから出力される文字コードを一
時的に格納する第1のメモリと、予め設定された所定の
文字コードを格納する第2のメモリと、これら各メモリ
に格納された文字コードを選択的に文字パターン発生器
に加えるセレクタとを具備し、異常検出時には前記第2
のメモリに格納された文字コードを文字パターン発生器
に加えて異常検出に関連した所定の文字パターンを表示
するようにしたことを特徴とするものである。
(実施例) 以下、図面を参照し本発明の実施例を詳細に説明する。
第1図は本発明の一実施例を示す要部構成図であり、第
2図と同一部分には同一符号を付けてその説明は省略す
る。図において、EMGは予め設定された所定の文字コ
ードが格納されたメモリであり、アドレスカウンタAD
Cから加えられるアドレスに従って所定のアドレスに格
納されている所定の文字コードが読み出される。該メモ
リEMGから読み出される文字コード及び前記リフレッ
シュメモリRAMから読み出される文字コードはセレク
タ5EL2を介して選択的に文字パターン発生器CGに
加えられる。セレクタ5EL2は例えば演算処理ユニッ
トCPUから加えられる制御信号O82により切換駆動
される。ここで、メモリEMGには例えば演算処理ユニ
ットCPLIの暴走、セレクタ5EL1やリフレッシュ
メモリRAMの故障等の異常発生時に表示すべき文字パ
ターンに対応した文字コードが格納されていて、制御信
号C82はこれら異常発生を検出した時に異常検出信号
として出力される。
このように構成された装置の動作について説明する。
各部が正常に動作している通常の動作状態では、セレク
タ5EL2はリフレッシュメモリRAMから読み出され
る文字コードを選択的に文字パターン発生器CGに加え
ていて、前述の第2図と同様の表示動作を行う。これに
対し、何れかの異常が検出されると、セレクタ5EL2
はメモリEMGから読み出される文字コードを選択的に
文字バタ−ン発生器CGに加える。これにより、演算処
理ユニットCPUの暴走、セレクタ5EL1やリフレッ
シュメモリRAMの故障等の影響を受けることな(、異
常検出に関連した所定の文字パターンを表示することが
でき、システムのセルフテスト機能を高めることができ
る。
尚、上記実施例ではCR7表示の例について説明したが
、CRTに限るものではなく、螢光表示管、液晶、LE
D、プラズマ等各種の表示器を用いる表示装置にも同様
に適用できるものである。
(発明の効果) 以上説明したように、本発明によれば、演算処理結果の
表示動作を制御する系統に異常が発生してもそれらの異
常をも表示できる文字表示装置が実現でき、セルフテス
ト機能を有する測定器や情報処理装置等の各種のシステ
ムの文字表示装置に好適である。
【図面の簡単な説明】
第1図は本発明の一実施例を示す要部構成図、第2図は
従来の文字表示装置の一例を示す要部構成図である。 CPU・・・演算処理ユニット RAM・・・リフレッシュメモリ CLK・・・りOツク回路 ADC・・・アドレスカウンタ TC・・・タイミング制御回路 CG・・・文字パターン発生器 EMG・・・メモリ

Claims (1)

    【特許請求の範囲】
  1. 入力される文字コードに対応して文字パターン発生器か
    ら出力される文字パターンを表示するように構成された
    文字表示装置において、演算処理ユニットから出力され
    る文字コードを一時的に格納する第1のメモリと、予め
    設定された所定の文字コードを格納する第2のメモリと
    、これら各メモリに格納された文字コードを選択的に文
    字パターン発生器に加えるセレクタとを具備し、異常検
    出時には前記第2のメモリに格納された文字コードを文
    字パターン発生器に加えて異常検出に関連した所定の文
    字パターンを表示するようにしたことを特徴とする文字
    表示装置。
JP60065834A 1985-03-29 1985-03-29 文字表示装置 Pending JPS61223882A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60065834A JPS61223882A (ja) 1985-03-29 1985-03-29 文字表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60065834A JPS61223882A (ja) 1985-03-29 1985-03-29 文字表示装置

Publications (1)

Publication Number Publication Date
JPS61223882A true JPS61223882A (ja) 1986-10-04

Family

ID=13298439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60065834A Pending JPS61223882A (ja) 1985-03-29 1985-03-29 文字表示装置

Country Status (1)

Country Link
JP (1) JPS61223882A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021113846A (ja) * 2020-01-16 2021-08-05 アルパイン株式会社 表示装置および表示制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021113846A (ja) * 2020-01-16 2021-08-05 アルパイン株式会社 表示装置および表示制御方法

Similar Documents

Publication Publication Date Title
JPS61223882A (ja) 文字表示装置
JPS59173830A (ja) 文書編集装置
JP2891429B2 (ja) 液晶ディスプレイ制御装置
EP0273749B1 (en) Display system with fewer display memory chips
JP3190861B2 (ja) 疑似nキーロールオーバキーボード入力装置と処理方法
JPS6041359B2 (ja) 文字表示装置における文字点滅制御方式
JP2740359B2 (ja) 表示制御装置
JPS62143108A (ja) デ−タ記録装置
JPH04222019A (ja) 記憶装置
JPH04365095A (ja) 表示制御装置
SU660053A1 (ru) Устройство дл контрол микропроцессора
JPS5838436Y2 (ja) 表示装置
JPH05312601A (ja) 計測システム
JPH0418045Y2 (ja)
JP2815041B2 (ja) Lsi内部状態確認回路
JPS6045455B2 (ja) プログラム進行状態表示装置
JPS607474A (ja) Crt表示装置
JPS6175419A (ja) デ−タ入力装置
JPH0731634B2 (ja) メモリ調停制御装置
JPS62215820A (ja) 測定器の表示装置
JPS59111559A (ja) デ−タ処理装置
JPS61296389A (ja) デイスプレイ表示装置
JPH03131921A (ja) 表示制御装置の動作試験装置
JPH02266450A (ja) 主記憶装置の試験方式
JPS61107294A (ja) 情報処理装置