JPH04365095A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH04365095A JPH04365095A JP13939491A JP13939491A JPH04365095A JP H04365095 A JPH04365095 A JP H04365095A JP 13939491 A JP13939491 A JP 13939491A JP 13939491 A JP13939491 A JP 13939491A JP H04365095 A JPH04365095 A JP H04365095A
- Authority
- JP
- Japan
- Prior art keywords
- display
- information
- switching
- storage means
- memory means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 abstract description 27
- 230000004044 response Effects 0.000 abstract 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は，ディスプレイ等の表示
装置上に文字を含む画面を表示制御する表示制御装置に
関する。
装置上に文字を含む画面を表示制御する表示制御装置に
関する。
【０００２】近年，例えば，工場における組立，検査ラ
イン等で，多数の作業者がディスプレイ上にコンピュー
タによって表示された，それぞれ，異なる作業指示に従
って作業する場合など，マン・マシン・インタフェース
として各種ディスプレイがあらゆる分野で広く使用され
ている。従って，コンピュータ等からのデータをディス
プレイに高速にオンライン表示することができる低コス
トの表示制御装置が望まれている。
イン等で，多数の作業者がディスプレイ上にコンピュー
タによって表示された，それぞれ，異なる作業指示に従
って作業する場合など，マン・マシン・インタフェース
として各種ディスプレイがあらゆる分野で広く使用され
ている。従って，コンピュータ等からのデータをディス
プレイに高速にオンライン表示することができる低コス
トの表示制御装置が望まれている。
【０００３】
【従来の技術】図５は，従来例を示すブロック図である
。図中，表示装置（以下，ＣＲＴという）９９は，その
表示制御を行う表示制御部５Ｂと１対１対応で接続され
，表示制御部５Ｂは，パーソナルコンピュータ等の本体
装置（以下，ＣＰＵという）６Ｂに，例えば入出力バス
を介して接続される。
。図中，表示装置（以下，ＣＲＴという）９９は，その
表示制御を行う表示制御部５Ｂと１対１対応で接続され
，表示制御部５Ｂは，パーソナルコンピュータ等の本体
装置（以下，ＣＰＵという）６Ｂに，例えば入出力バス
を介して接続される。
【０００４】タッチセンサ８９は，公知のＲＳ−２３２
Ｃ インタフェースを制御するＲＳ−２３２Ｃ 制御回
路７９と１対１対応で接続され，ＲＳ−２３２Ｃ 制御
回路７９は，ＣＰＵ６Ｂに入出力バスを介して接続され
る。
Ｃ インタフェースを制御するＲＳ−２３２Ｃ 制御回
路７９と１対１対応で接続され，ＲＳ−２３２Ｃ 制御
回路７９は，ＣＰＵ６Ｂに入出力バスを介して接続され
る。
【０００５】このような構成において，ＣＲＴ９９へ画
像を表示する場合，ＣＰＵ６Ｂは，その内部に１つ設け
られたグラフィックメモリ６ｂへ，あるＣＲＴ９９に対
する表示画面情報を用意し，その表示画面情報を表示制
御部５Ｂ内のフレームメモリ１９へ転送する。表示制御
部５Ｂは，フレームメモリ１９内の表示画面情報に基づ
いてＣＲＴ９９へ表示を行うように制御していた。
像を表示する場合，ＣＰＵ６Ｂは，その内部に１つ設け
られたグラフィックメモリ６ｂへ，あるＣＲＴ９９に対
する表示画面情報を用意し，その表示画面情報を表示制
御部５Ｂ内のフレームメモリ１９へ転送する。表示制御
部５Ｂは，フレームメモリ１９内の表示画面情報に基づ
いてＣＲＴ９９へ表示を行うように制御していた。
【０００６】また，タッチセンサ８９から入力された画
面上の位置を表す位置情報は，ＲＳ−２３２Ｃ 制御回
路７９へ入力されてＣＰＵ６Ｂに対して割込みとして通
知され，ＣＰＵ６Ｂは，ＲＳ−２３２Ｃ 制御回路７９
から位置情報を読み取り，次の画面情報を用意するなど
の処理をおこなっていた。
面上の位置を表す位置情報は，ＲＳ−２３２Ｃ 制御回
路７９へ入力されてＣＰＵ６Ｂに対して割込みとして通
知され，ＣＰＵ６Ｂは，ＲＳ−２３２Ｃ 制御回路７９
から位置情報を読み取り，次の画面情報を用意するなど
の処理をおこなっていた。
【０００７】
【発明が解決しようとする課題】以上，説明したように
従来方法によると，１つのＣＲＴ９９に対して１つの表
示制御部５Ｂ，また，１つのタッチセンサ８９に対して
１つのＲＳ−２３２Ｃ 制御回路７９を必要とするため
，多数のＣＲＴ９９を有するシステムにおいては多数の
ＣＰＵ６Ｂが必要であり，システム価格が増大するとい
う問題点があった。また，表示制御部５Ｂ及びＲＳ−２
３２Ｃ 制御回路７９は，通常，パソコンシステムのア
ダプタとして構成されるため，増設スロットの数の制約
から，システムに多数のＣＲＴ９９を接続することがで
きないという問題点があった。さらに，タッチセンサ８
９から入力された位置情報に基づいてＣＰＵ６ＢがＣＲ
Ｔ９９に表示する画面を変更する場合，グラフィックメ
モリ６ｂには一時には１画面分しか表示画面を用意でき
ないため，その都度，グラフィックメモリ６ｂに次に表
示する画面情報を書き込み， フレームメモリ１９ヘ転
送しなければならなかった。従って，ＣＰＵ６Ｂの負荷
が過大となり，画面をオンラインで迅速に表示すること
ができない，従って，少数のＣＲＴ９９しか表示制御す
ることができないという問題点があった。
従来方法によると，１つのＣＲＴ９９に対して１つの表
示制御部５Ｂ，また，１つのタッチセンサ８９に対して
１つのＲＳ−２３２Ｃ 制御回路７９を必要とするため
，多数のＣＲＴ９９を有するシステムにおいては多数の
ＣＰＵ６Ｂが必要であり，システム価格が増大するとい
う問題点があった。また，表示制御部５Ｂ及びＲＳ−２
３２Ｃ 制御回路７９は，通常，パソコンシステムのア
ダプタとして構成されるため，増設スロットの数の制約
から，システムに多数のＣＲＴ９９を接続することがで
きないという問題点があった。さらに，タッチセンサ８
９から入力された位置情報に基づいてＣＰＵ６ＢがＣＲ
Ｔ９９に表示する画面を変更する場合，グラフィックメ
モリ６ｂには一時には１画面分しか表示画面を用意でき
ないため，その都度，グラフィックメモリ６ｂに次に表
示する画面情報を書き込み， フレームメモリ１９ヘ転
送しなければならなかった。従って，ＣＰＵ６Ｂの負荷
が過大となり，画面をオンラインで迅速に表示すること
ができない，従って，少数のＣＲＴ９９しか表示制御す
ることができないという問題点があった。
【０００８】本発明は，コンピュータに対して少ない負
荷で，多数の表示装置をシステムに接続することができ
る低コストの表示制御装置を提供することを目的とする
。
荷で，多数の表示装置をシステムに接続することができ
る低コストの表示制御装置を提供することを目的とする
。
【０００９】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図１（ａ） において，１Ａ， １Ｂは
， それぞれ， 複数の表示装置９Ａ， ９Ｂに対応し
て表示情報を記憶する複数の記憶手段である。
ック図である。図１（ａ） において，１Ａ， １Ｂは
， それぞれ， 複数の表示装置９Ａ， ９Ｂに対応し
て表示情報を記憶する複数の記憶手段である。
【００１０】図１（ｂ） において，１Ｃ， １Ｄは，
表示情報を記憶する複数の記憶手段，３Ａは，複数の
記憶手段１Ｃ， １Ｄと複数の表示装置９Ａ， ９Ｂの
間の接続を切り換え・接続する切換手段である。
表示情報を記憶する複数の記憶手段，３Ａは，複数の
記憶手段１Ｃ， １Ｄと複数の表示装置９Ａ， ９Ｂの
間の接続を切り換え・接続する切換手段である。
【００１１】
【作用】図１（ａ） において，複数の記憶手段１Ａ，
１Ｂは， それぞれ，複数の表示装置９Ａ， ９Ｂに
対応して表示情報を記憶するので，表示制御装置は複数
の記憶手段１Ａ， １Ｂの表示情報に基づいて， 複数
の表示装置９Ａ， ９Ｂを同時に表示制御する。
１Ｂは， それぞれ，複数の表示装置９Ａ， ９Ｂに
対応して表示情報を記憶するので，表示制御装置は複数
の記憶手段１Ａ， １Ｂの表示情報に基づいて， 複数
の表示装置９Ａ， ９Ｂを同時に表示制御する。
【００１２】図１（ｂ） において，複数の記憶手段１
Ｃ， １Ｄは，それぞれ，表示情報を記憶し，切換手段
３Ａは複数の記憶手段１Ｃ， １Ｄと複数の表示装置９
Ａ， ９Ｂの間の接続を切り換え・接続するので，表示
制御装置は複数の記憶手段１Ｃ， １Ｄの表示情報を複
数の表示装置９Ａ， ９Ｂに，任意の組み合わせで表示
制御する。また，複数の記憶手段１Ｃ， １Ｄと表示装
置９Ａの間の接続を切り換えることによって，複数の記
憶手段１Ｃ， １Ｄの表示情報を切り替えて表示装置９
Ａに表示制御することが可能となる。
Ｃ， １Ｄは，それぞれ，表示情報を記憶し，切換手段
３Ａは複数の記憶手段１Ｃ， １Ｄと複数の表示装置９
Ａ， ９Ｂの間の接続を切り換え・接続するので，表示
制御装置は複数の記憶手段１Ｃ， １Ｄの表示情報を複
数の表示装置９Ａ， ９Ｂに，任意の組み合わせで表示
制御する。また，複数の記憶手段１Ｃ， １Ｄと表示装
置９Ａの間の接続を切り換えることによって，複数の記
憶手段１Ｃ， １Ｄの表示情報を切り替えて表示装置９
Ａに表示制御することが可能となる。
【００１３】
【実施例】図２は本発明の実施例を示すブロック図，
図３及び図４は本発明の応用例を示すブロック図である
。 図２，図３及び図４において，表示装置（以下， ＣＲ
Ｔという）９１， ９２は，陰極線管等で構成され，入
力される表示画面情報に基づいて画面を表示する。
図３及び図４は本発明の応用例を示すブロック図である
。 図２，図３及び図４において，表示装置（以下， ＣＲ
Ｔという）９１， ９２は，陰極線管等で構成され，入
力される表示画面情報に基づいて画面を表示する。
【００１４】タッチセンサ８１， ８２は，ＣＲＴ画面
上に取り付け，または貼り合わせて，指またはフェルト
ペンなどで触れることによりデータを入力する。例えば
，触れた点の画面上の座標を位置情報としてビット直列
データとして入力する。
上に取り付け，または貼り合わせて，指またはフェルト
ペンなどで触れることによりデータを入力する。例えば
，触れた点の画面上の座標を位置情報としてビット直列
データとして入力する。
【００１５】表示制御部５Ａは，ＣＰＵ６Ａのグラフィ
ックメモリ６ａ上に用意された表示画面情報をダイレク
トメモリアクセス（ＤＭＡ）転送により，フレームメモ
リ１１， １２へ書き込み，その表示画面情報情報に基
づいてＣＲＴ９１， ９２に画面を表示する。
ックメモリ６ａ上に用意された表示画面情報をダイレク
トメモリアクセス（ＤＭＡ）転送により，フレームメモ
リ１１， １２へ書き込み，その表示画面情報情報に基
づいてＣＲＴ９１， ９２に画面を表示する。
【００１６】同期回路３２は，発振器（ＯＳＣという）
３１からのクロック信号をカウントして，水平及び垂直
同期信号を発生する。アドレスデコーダ３３は，アドレ
スバス上のデータをデコードすることによって，ＣＰＵ
６Ａにより指定された表示制御部５Ａ内のレジスタ類及
びフレームメモリ１１， １２のアドレスをセレクトし
，データバス上のデータをセレクトされたレジスタ類及
びフレームメモリ１１， １２へ書き込み可能にする。
３１からのクロック信号をカウントして，水平及び垂直
同期信号を発生する。アドレスデコーダ３３は，アドレ
スバス上のデータをデコードすることによって，ＣＰＵ
６Ａにより指定された表示制御部５Ａ内のレジスタ類及
びフレームメモリ１１， １２のアドレスをセレクトし
，データバス上のデータをセレクトされたレジスタ類及
びフレームメモリ１１， １２へ書き込み可能にする。
【００１７】Ｐ／Ｓ変換部２１，２２ は，フレームメ
モリ１１， １２からの並列データを直列なデータに変
換し，同期回路３２からの水平及び垂直同期信号に同期
させてＣＲＴ画面上のドットデータとして，切換制御部
３０及びドライバＤを経由してＣＲＴ９１， ９２へ出
力する。
モリ１１， １２からの並列データを直列なデータに変
換し，同期回路３２からの水平及び垂直同期信号に同期
させてＣＲＴ画面上のドットデータとして，切換制御部
３０及びドライバＤを経由してＣＲＴ９１， ９２へ出
力する。
【００１８】コントロールレジスタ３４は，ＣＰＵ６Ａ
からデータバス経由で送信される切換制御データをセッ
トし，切換制御部３０へ切換制御信号を出力する。切換
制御部３０は，コントロールレジスタ３４からの切換制
御信号に基づいて，その入力及び出力間で任意の切り換
え・接続を行う。
からデータバス経由で送信される切換制御データをセッ
トし，切換制御部３０へ切換制御信号を出力する。切換
制御部３０は，コントロールレジスタ３４からの切換制
御信号に基づいて，その入力及び出力間で任意の切り換
え・接続を行う。
【００１９】位置情報入力部７ＡのＲＳ−２３２Ｃ 制
御回路７１，７２は，タッチセンサ８１， ８２から直
列信号の位置情報がレシーバＲ経由で入力されたとき，
その直列信号を並列データに変換して保持すると共に，
割込み信号を発生してＣＰＵ６Ａに通知する。ＣＰＵ６
Ａは，割込み信号に基づいてＲＳ−２３２Ｃ 制御回路
７１， ７２から位置情報を読み取る。
御回路７１，７２は，タッチセンサ８１， ８２から直
列信号の位置情報がレシーバＲ経由で入力されたとき，
その直列信号を並列データに変換して保持すると共に，
割込み信号を発生してＣＰＵ６Ａに通知する。ＣＰＵ６
Ａは，割込み信号に基づいてＲＳ−２３２Ｃ 制御回路
７１， ７２から位置情報を読み取る。
【００２０】切換制御部７０は，切換制御部３０と同様
の構成，制御を有し， 同様に切り換え・接続すること
によって，ＣＲＴ９１， ９２とタッチセンサ８１，
８２とを正しく対応させる。
の構成，制御を有し， 同様に切り換え・接続すること
によって，ＣＲＴ９１， ９２とタッチセンサ８１，
８２とを正しく対応させる。
【００２１】このような構成において，切換制御部３０
を図３の実線のように接続することによって，１つの表
示制御部５Ａで２台（又は構成により３台以上）のＣＲ
Ｔ９１， ９２を表示制御することが可能となる。また
，コントロールレジスタ３４にセットするデータを変更
して破線のように接続することによってＣＲＴ９１及び
ＣＲＴ９２への表示画面を即時に交換することができる
。
を図３の実線のように接続することによって，１つの表
示制御部５Ａで２台（又は構成により３台以上）のＣＲ
Ｔ９１， ９２を表示制御することが可能となる。また
，コントロールレジスタ３４にセットするデータを変更
して破線のように接続することによってＣＲＴ９１及び
ＣＲＴ９２への表示画面を即時に交換することができる
。
【００２２】切換制御部３０を図４の実線及び破線のよ
うに切り換えることによって，２つのフレームメモリ１
１，１２を切り換えて表示制御することが可能となる。 従って，実線の接続によってフレームメモリ１１の画面
情報を表示中に，次に表示すべき画面情報を予め，ＣＰ
Ｕ６Ａのグラフィックメモリ６ａからフレームメモリ１
２へ転送しておき，タッチセンサ８１が操作されて表示
画面の切り換えが要求されたとき，破線のように接続す
ることによって，ＣＰＵ６Ａの少ない負荷で迅速に表示
画面を切り換えることができる。
うに切り換えることによって，２つのフレームメモリ１
１，１２を切り換えて表示制御することが可能となる。 従って，実線の接続によってフレームメモリ１１の画面
情報を表示中に，次に表示すべき画面情報を予め，ＣＰ
Ｕ６Ａのグラフィックメモリ６ａからフレームメモリ１
２へ転送しておき，タッチセンサ８１が操作されて表示
画面の切り換えが要求されたとき，破線のように接続す
ることによって，ＣＰＵ６Ａの少ない負荷で迅速に表示
画面を切り換えることができる。
【００２３】図２は，フレームメモリを含む系統が２系
統として構成されているが，系統の数を増加して， 図
３及び図４の接続・切り換えを動的に混在させることに
より，融通性の高い表示制御を行うことが可能となる。
統として構成されているが，系統の数を増加して， 図
３及び図４の接続・切り換えを動的に混在させることに
より，融通性の高い表示制御を行うことが可能となる。
【００２４】
【発明の効果】複数の表示装置に対応して表示情報を記
憶する複数の記憶手段を設けることによって，１つの表
示制御装置で複数の表示装置を同時に表示制御すること
ができる。また，表示装置に表示情報を記憶する複数の
記憶手段と，複数の記憶手段と複数の表示装置の間の接
続を任意に切り換え接続する切換手段とを設けることに
よって，１つの表示制御装置で複数の記憶手段の表示情
報を任意の表示装置に表示制御することができる。従っ
て，多数の表示装置を経済的にシステムに接続すること
ができるという効果がある。また，複数の記憶手段の中
，現在使用中でない記憶手段に次に表示すべき表示情報
を予め用意しておき，必要時に記憶手段を切り換えて表
示することによって，コンピュータに対して少ない負荷
で，多数の表示装置を経済的にシステムに接続すること
ができるという効果がある。
憶する複数の記憶手段を設けることによって，１つの表
示制御装置で複数の表示装置を同時に表示制御すること
ができる。また，表示装置に表示情報を記憶する複数の
記憶手段と，複数の記憶手段と複数の表示装置の間の接
続を任意に切り換え接続する切換手段とを設けることに
よって，１つの表示制御装置で複数の記憶手段の表示情
報を任意の表示装置に表示制御することができる。従っ
て，多数の表示装置を経済的にシステムに接続すること
ができるという効果がある。また，複数の記憶手段の中
，現在使用中でない記憶手段に次に表示すべき表示情報
を予め用意しておき，必要時に記憶手段を切り換えて表
示することによって，コンピュータに対して少ない負荷
で，多数の表示装置を経済的にシステムに接続すること
ができるという効果がある。
【図１】 本発明の原理ブロック図
【図２】 本発明の実施例を示すブロック図
【図３】
本発明の応用例を示すブロック図（その１）
本発明の応用例を示すブロック図（その１）
【図４
】 本発明の応用例を示すブロック図（その２）
】 本発明の応用例を示すブロック図（その２）
【図
５】 従来例を示すブロック図
５】 従来例を示すブロック図
図中， 同じまたは同様の符号は， 同じまたは同様の
構成要素， 回路を示す。 １Ａ〜１Ｄ 記憶手段 ３Ａ 切換手段 ５Ａ 表示制御部 ６Ａ ＣＰＵ ６ａ グラフィックメモリ ７Ａ 位置情報入力部 ９Ａ，９Ｂ 表示装置 １１， １２ フレームメモリ ２１， ２２ Ｐ／Ｓ変換部 ３０， ７０ 切換制御部 ３１ 発振器（ＯＳＣ） ３２ 同期回路 ３３ アドレスデコーダ ３４ コントロールレジスタ ７１， ７２ ＲＳ−２３２Ｃ 制御回路８１， ８
２ タッチセンサ ９１，９２ 表示装置（ＣＲＴ） Ｄ ドライバ Ｒ レシーバ
構成要素， 回路を示す。 １Ａ〜１Ｄ 記憶手段 ３Ａ 切換手段 ５Ａ 表示制御部 ６Ａ ＣＰＵ ６ａ グラフィックメモリ ７Ａ 位置情報入力部 ９Ａ，９Ｂ 表示装置 １１， １２ フレームメモリ ２１， ２２ Ｐ／Ｓ変換部 ３０， ７０ 切換制御部 ３１ 発振器（ＯＳＣ） ３２ 同期回路 ３３ アドレスデコーダ ３４ コントロールレジスタ ７１， ７２ ＲＳ−２３２Ｃ 制御回路８１， ８
２ タッチセンサ ９１，９２ 表示装置（ＣＲＴ） Ｄ ドライバ Ｒ レシーバ
Claims (3)
- 【請求項１】 表示装置の表示制御を行う装置であっ
て，複数の表示装置（９Ａ，９Ｂ） に対応して， そ
れぞれ，表示情報を記憶する複数の記憶手段（１Ａ，１
Ｂ） を設け，該複数の記憶手段（１Ａ，１Ｂ） の表
示情報に基づいて， 該複数の表示装置（９Ａ，９Ｂ）
を表示制御することを特徴とする表示制御装置。 - 【請求項２】 表示装置の表示制御を行う装置であっ
て，表示情報を記憶する複数の記憶手段（１Ｃ，１Ｄ）
と，該複数の記憶手段（１Ｃ，１Ｄ） と複数の表示
装置（９Ａ，９Ｂ） の間の接続を切り換え接続する切
換手段（３Ａ）とを設け，該複数の記憶手段（１Ｃ，１
Ｄ） の表示情報を該複数の表示装置（９Ａ，９Ｂ）
に表示制御することを特徴とする表示制御装置。 - 【請求項３】 前記切換手段（３Ａ）は前記複数の記
憶手段（１Ｃ，１Ｄ） と表示装置（９Ａ）の間の接続
を切り換えることによって，該複数の記憶手段（１Ｃ，
１Ｄ） の表示情報を切り替えて該表示装置（９Ａ）に
表示制御することを特徴とする請求項２の表示制御装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13939491A JPH04365095A (ja) | 1991-06-12 | 1991-06-12 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13939491A JPH04365095A (ja) | 1991-06-12 | 1991-06-12 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04365095A true JPH04365095A (ja) | 1992-12-17 |
Family
ID=15244271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13939491A Pending JPH04365095A (ja) | 1991-06-12 | 1991-06-12 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04365095A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0728622A (ja) * | 1993-07-07 | 1995-01-31 | Nec Corp | 表示装置切換方式 |
-
1991
- 1991-06-12 JP JP13939491A patent/JPH04365095A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0728622A (ja) * | 1993-07-07 | 1995-01-31 | Nec Corp | 表示装置切換方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5848106B2 (ja) | カ−ソル表示方式 | |
| JP2000305553A (ja) | 液晶マルチディスプレイシステム制御装置と駆動回路 | |
| JPH04365095A (ja) | 表示制御装置 | |
| JP3017882B2 (ja) | 表示制御システム | |
| US5233331A (en) | Inking buffer for flat-panel display controllers | |
| JP2891429B2 (ja) | 液晶ディスプレイ制御装置 | |
| JPH07234773A (ja) | 表示制御装置 | |
| JP3417204B2 (ja) | 車両用ナビゲーション装置 | |
| SU1753467A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
| SU1714584A1 (ru) | Устройство дл отображени графической информации | |
| JP2506959B2 (ja) | 表示デ―タ処理装置 | |
| CN1128399C (zh) | 双显示卡(tvga)组合的显示卡及其运行方法 | |
| JPS6329838A (ja) | 表示装置 | |
| JPS6323191A (ja) | グラフイツク表示装置 | |
| JPH0418048Y2 (ja) | ||
| JPH0415689A (ja) | 画像表示回路 | |
| JPH031675B2 (ja) | ||
| JPS60107697A (ja) | ビツトマツプデイスプレイの罫線表示装置 | |
| JPH07199907A (ja) | 表示制御装置 | |
| JPS61241790A (ja) | 表示装置 | |
| JPH0731634B2 (ja) | メモリ調停制御装置 | |
| JPH0659652A (ja) | 表示制御装置 | |
| JPS6173190A (ja) | カ−ソル表示装置 | |
| JPH01142821A (ja) | 表示装置 | |
| JPS61223882A (ja) | 文字表示装置 |