JPH01142821A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 本発明は表示装置の改良に関し、 物理空間用のビットマツプメモリは装備するが、ウィン
ドウ用のビットマツプメモリは装備することなく、高速
でかつ低価格のウィンドウ移動処理を行うことができる
表示装置を提供することを目的とし、 表示領域の原点のＸ座標の記憶手段と、表示領域の原点
のＹ座標の記憶手段と、前記原点座標を移動するための
原点移動手段と、表示領域のＸ方向のビット数をＸ方向
同期信号に同期して繰り返し計数する第１の計数手段と
、表示領域のＹ方向のビット数を前記第１の計数手段に
同期して繰り返し計数する第２の計数手段と、前記Ｘ座
標の記憶手段の座標と前記第１の計数手段の計数値とを
加算して前記ビットマツプ上の表示領域のＸ方向の座標
を演算するＸ方向アドレス演算手段と、前記Ｙ座標の記
憶手段の座標と前記第２の計数手段の計数値とを加算し
て前記ビットマツプ上の表示領域のＹ方向の座標を演算
するＸ方向アドレス演算手段と、前記Ｘ方向アドレス演
算手段とＸ方向アドレス演算手段の出力により前記ビッ
トマツプメモリから表示領域のデータを読み出す領域読
出手段とを備え、上位システムより受信したコードデー
タをデコードしてビットマツプメモリに格納し、このメ
モリのある領域を前記領域読み出し手段の指示により取
り出して表示器に表示する表示装置である。

〔産業上の利用分野〕

本発明は表示装置の改良に関し、特に、上位システムよ
りベクトルデータ、又は圧縮されたイメージデータを受
信するが、−度に表示できる領域は受信した図形、イメ
ージの一部分のみに限られるような表示装置の改良に関
する。

従来、上位システムよりベクトルデータ、又は圧縮され
たイメージデータを受信し、そのデータに基づいて所定
の図形やイメージを表示するシステムにおいては、最終
的に表示を行うビットデータで転送を行うと、データ量
が非常に多くなり、使いものにならない。よって、この
ようなシステムでは転送をコードで行うようにしており
、最終的に表示装置がそのコードを目視可能なイメージ
や図形にデコードし、デコードしたデータはビットマツ
プメモリと呼ばれる大きな空間で定義されたビット空間
（物理空間）に格納されるようになっている。

また、一般に、表示装置のＣＲＴ等の表示器にはビット
マツプメモリ全体を表示する機能はなく、その一部しか
表示できない。そこで、このようなシステムにおける表
示器はビットマツプメモリの一部を見るためのウィンド
ウとなっており、ビットマツプメモリ全体を見るために
はウィンドウを移動させる必要があり、このウィンドウ
の移動速度の向上並びにウィンドウ移動回路の簡素化が
望まれている。

〔従来の技術〕

従来の上位システムよりベクトルデータ、又は圧縮され
たイメージデータを受信し、そのデータに基づいて所定
の図形、イメージを表示するシステムにおける表示装置
では、ＣＲＴ等の表示領域（ウィンドウ）に−旦ビット
展開した後に、これを表示するようにしている。この時
、表示装置による表示領域はビット空間に比べて小さい
のが一般的である。

即ち、第５図（ａｌに示すように上位装置から転送され
たイメージデータが、例えば４０９６　ｘ　４０９６ド
ツトの物理空間を備えたビットマツプメモリに格納され
ている場合、ＣＲＴ等の表示器では第５図（ｂ）に示す
ようなこれより海かに小さい領域しか表示できない場合
が多い、このように、表示器の表示領域（ウィンドウ）
がビットマツプメモリの領域よりも小さい場合は、ウィ
ンドウを表示器側の移動キーの操作により移動させるこ
とによりイメージ全体を確認するようにしている。この
時の表示領域の移動方法には従来衣のようなものがある
。

（１）　　ウィンドウ分のみのビットマツプメモリを装
備し、上位システムにより受信したデータに基づいて必
要とする領域のデータを計算して、その都度ビット展開
する。ウィンドウの移動があると表示装置内のコードバ
ッファに蓄積されているデータを領域計算の上、再度ビ
ット展開を行う。

（２）　　ある物理空間のビットマツプメモリとウィン
ドウ分のビットマツプメモリとを各々装備し、ビット展
開は一旦物理空間分のビットマツプメモリに展開し、希
望表示領域のデータを物理空間メモリよりウィンドウに
コピーし、このウィンドウメモリの内容を表示する。

〔発明が解決しようとする問題点〕

ところが・上述の（１）の方法には、ウィンドウの移動
処理のために再度ビット展開する必要があり、ビット展
開に時間がかかってウィンドウの移動速度が大幅に遅く
なるという問題点がある。また、上述の（２）の方法に
は、ビットマツプメモリからウィンドウにコピーする時
間がかかると共に、ビットマツプメモリ用とウィンドウ
用に大小２個のビットマツプメモリが必要であり、ハー
ドウェア的にコストが高くなって不経済であるという問
題点がある。

本発明の目的は前記従来の表示装置の有する問題点を解
消し、物理空間用のビットマツプメモリは装備するが、
ウィンドウ用のビットマツプメモリは装備することなく
、高速でかつ低価格のウィンドウ移動処理を行うことが
できる表示装置を提供することにある。

〔問題点を解決するための手段〕

前記目的を達成する本発明の表示装置が第１図に示され
る。

Ｘ座標の記憶手段１とＹ座標の記憶手段２とはそれぞれ
表示領域の原点のＸ、Ｙ座標を記憶し、表示器のキーボ
ードに設けられた原点移動手段９は前記原点座標を移動
する。第１の計数手段３は表示領域のＸ方向のビット数
をＸ方向同期信号に同期して繰り返し計数し、第２の計
数手段４は表示領域のＹ方向のビット数を前記第１の計
数手段３に同期して繰り返し計数する。また、Ｘ方向ア
ドレス演算手段５は前記Ｘ座標の記憶手段１の座標と前
記第１の計数手段３の計数値とを加算して前記ビットマ
ツプ上の表示領域のＸ方向の座標を演算し、Ｙ方向アド
レス演算手段６は前記Ｙ座標の記憶手段２の座標と前記
第２の計数手段４の計数値とを加算して前記ビットマツ
プ上の表示領域のＹ方向の座標を演算する。そして、領
域読出手段７は前記Ｘ方向アドレス演算手段５とＹ方向
アドレス演算手段６の出力により前記ビットマツプメモ
リから表示領域のデータを読み出し、上位システムより
受信したコードデータはデコードされてビットマツプメ
モリに格納され、このメモリの所定領域が前記領域読み
出し手段の指示により取り出されて表示器に表示される
。

〔作　用〕

本発明の表示装置によれば、上位システムより送られる
コードデータはデコードされて一旦ビットマップメモリ
に格納される。この状態で操作者のキーボード操作また
は上位システムからの指示により表示領域の原点位置が
決められ、原点のＸ座標とＹ座標が記憶手段に記憶され
る。この記憶手段の出力に、表示領域のＸ、Ｙ方向のビ
ット数を所定の同期信号に同期して操り返し計数する計
数手段の出力がそれぞれ加算され、原点を含めた表示領
域のビットマツプメモリ中のアドレスが演算される。そ
して、このアドレスのデータがビットマツプメモリから
読み出されて表示器に表示される。この状態で表示器の
キーボードに設けられた前記原点座標を移動するための
原点移動手段が操作されると、記憶手段の原点座標が移
動し、これに伴って表示領域を示すビットマツプメモリ
中のアドレスが変更される。

以下添付図面を用いて本発明の実施例を詳細に説明する
。

〔実施例〕

第２図は本発明の表示装置の一実施例の構成を示すブロ
ック図である。

図において、１１は電子計算機等の上位システムより送
出されるコードデータを一時記憶するための受信バッフ
ァ、１２はＭＰＵ、１３はＭＰＵ１２に接続するバス、
１４及び１５は受信コードデータを蓄積する図形コード
バッファ及びイメージコードバッファ、１６および１７
は前記コードをビット変換するためのベクトル発生回路
および復元回路、１８はビット変換された物理空間の容
量を持つビットマツプメモリ、１９は前記ビットマツプ
メモ１月８より読み出したパラレルデータをシリアルデ
ータに変換するパラレル−シリアル変換回路、２０は前
記変換回路１９によって変換されたシリアルデータを表
示する表示器、２１は前記表示器２０を制御するための
ビデオ信号ＶＤ並びに表示用の水平同期信号ＨＳ及び垂
直同期信号ＶＳを出力する表示タイミング発生回路を示
している。

また、バス１３には更にキーボード９及びマイクロプロ
グラムを格納する記憶回路１０が接続されていると共に
、ビットマツプメモリ１８から表示器２０に表示する領
域のアドレスを演算するアドレス演算回路Ａが接続され
ている。このアドレス演算回路Ａは物理空間内のウィン
ドウの原点のＸ、Ｘ座標（即ちビットマツプメモ１月８
上の表示領域のオフセントアドレス）をマイクロプログ
ラムで格納、読み出しできるレジスタ１，２と、表示領
域のＸ。

Ｘ方向のビット数を表示タイミング発生回路からのビデ
オ信号ＶＤに同期して繰り返し計数するリングカウンタ
３，４と、レジスタ１とリングカウンタ３の出力を加算
して前記ビットマツプ上の表示領域のＸ方向のアドレス
を演算する加算回路５及びレジスタ２とリングカウンタ
４の出力を加算して前記ビットマツプ上の表示領域のＸ
方向のアドレスを演算する加算回路６とから構成されて
いる。

７１はレジスタであり、加算回路５．６の出力を一旦格
納して出力を揃えるものである。このレジスタ７１は、
加算器５．６の信号出力がある時点で揃わず、これを直
接ビットマツプメモ１月８に入れても読み出しアドレス
が確定しないために必要となるものである。７２はＯＲ
回路であり、レジスタ７１及びベクトル発生回路１Ｇと
復元回路１７の出力にそれぞれ接続している。そして、
このＯＲ回路７２の出力はビットマツプメモ１月８及び
パラレル−シリアル変換回路１９に入力されるようにな
っている。

このＯＲ回路７２の出力がビットマツプメモ１月８の読
み出しアドレスとなる。

以上のように構成された表示装置において、上位システ
ムより受信されるベクトルコードデータは一旦受信バフ
ファ１１にて受信された後、図形コードバッファ１４に
転送される。この後ベクトルコードデータはベクトル発
生回路１６によりビット展開されてビットマツプメモリ
１８に格納される。同様に、イメージデータもイメージ
バッファ１５を経由して復元回路１７で復元処理され、
復元されたビットデータがビットマツプメモリ１８に格
納される。

ここでは、第５図（ａ）に示すようなイメージデータが
ビットマツプメモリ１８に格納された時について説明す
る。

このビットマツプメモリ１８のどの位置をウィンドウと
して表示するかは、上位システムからの位置指定データ
をマイクロプログラムにより解析し、レジスタ１にその
原点ＰｎのＸ座標を、レジスタ２にＸ座標を格納する。

または、キーボード９の操作者による原点Ｐｎの指定位
置を上記同様にレジスタ１．２に格納する。この動作に
より、例えば第５図（ｂ）に示すようなＸ方向がＸビッ
ト、Ｘ方向がｙビットの表示領域の原点Ｐが、第５図（
ａ）に示すビットマツプメモリ１８にＰｎ　（Ｘｎ　、
　Ｙｎ）　　として指定される。

リングカウンタ３．４はそれぞれウィンドウサイズ、即
ち、表示領域のＸ、Ｘ方向のビット数Ｘ。

ｙを繰り返しカラン斗するカウンタであり、リングカウ
ンタ３は表示タイミング発生回路２１からのビデオ信号
Ｖｄによりカウントアツプする。リングカウンタ３はＸ
方向のビット数をカウントするとカウントアツプしてキ
ャリアウド信号を出力し、このキャリアウド信号はＸ方
向のウィンドウサイズｙが格納されたリングカウンタ４
のカウントアツプ信号に使用される。また、リングカウ
ンタ３゜４は水平／垂直動作時（表示器２０の帰線動作
時）は信号Ｉｔｓ、　ＶＳによりカウントアツプ動作を
一時停止させ、表示画面と同期させる。

レジスタ１．２及びリングカウンタ３．４の内容はＸ座
標、Ｘ座標個別にそれぞれ加算回路５゜６によって加算
され、第４図に示すように加算されたものがビットマツ
プメモリ読み出しアドレスとなる。このアドレスは一旦
レジスタフ１に格納された後、ＯＲ回路７２を経由して
ビットマツプメモ１Ｊ１８及びパラレル−シリアル変換
回路１９に入力される。

この時、ビットマツプメモ１月８へは下位３ビツトを除
いた読み出しアドレスとして入力される。

除いた３ビツトのアドレス情報はバラレルーシリアル変
換回路１９に入力され、ビットマツプメモリ１８より読
み出した１バイト（８ビツト）データのシリアルデータ
への変換信号として使用される。

これはビットマツプメモリ１８がこの実施例では８ビツ
ト構成になっているためであり、１つのアドレスで８ビ
ツトのデータが読み出せるために、アドレス数は全体の
ピント数の１／８で済むからである。ところが、図形や
イメージデータは１ビット単位のデータであり、表示領
域の移動も１ビット単位で行われる。そこで、加算回路
５．６によって作られる読み出しアドレスの下位３ビツ
トを除いた（読み出しアドレスを８で割ったことに同じ
）アドレスで原点がビットマツプメモ１月８のどのバイ
トにあるかを指定し、更に、そのバイト中にある８ビツ
トのどのビットが原点に相当するかを下位３ビツトを用
いて指定するのである。同じように、表示領域の最終ビ
ットのアドレスも最終バイトのアドレスとそのアドレス
の下位３ビツトとを併用して指定される。このようにし
て作成されたシリアルデータはビデオ信号として表示器
２０に入力され、所定の表示が行われる。

第３図は以上のようにして表示領域が指定された時の、
ビットマツプメモ１月８内の表示領域のアドレスをハン
チングにて示すものである。ビットマツプメモリ１８は
、例えば記憶領域が縦に並んでおり、θ番地から４０９
５番地までが第５図（ａ）の最初の行（ｙｏ行）のＸ方
向のデータ内容を示しており、次の４０９６番地〜８１
９１番地までが７１行のＸ方向のデータ内容を示してい
る。

従って、第５図（ａ）に黒枠で示した表示領域に対応し
て読み出されるのは第３図のビットマツプメモリ１８上
ではＹｎ行〜Ｙｎ＋ｙ−１行までの全てのＸｎ個目〜Ｘ
ｎ＋ｘ−１個目までである。そして、キーボード９から
の入力により原点Ｐｎ（Ｘｎ、Ｙｎ）の位置が変更され
ると、レジスタ１，２の記憶内容が変更され、この内容
にリングカウンタ３．４の内容がＸ座標、Ｙ座標個別に
それぞれ加算回路５，６によってその都度加算される。

そして、加算された′ものがビットマツプメモリ読み出
しアドレスとなるので、原点Ｐｎが移動されても移動の
度に移動された原点を基準にした表示領域が演算されて
表示されることになる。

以上のように、本発明の装置ではウィンドウ原点座標を
レジスタ１．２に格納するのみでこのレジスタの内容と
ビデオ同期信号に同期してカウントアツプするリングカ
ウンタ３．４の内容を常時加算し、この加算結果をビッ
トマツプメモリ１８の読み出しアドレスとすることによ
り、任意位置を原点とするウィンドウデータの読み出し
表示が表示器２０の表示動作に同期して高速で実行する
ことができる。

〔発明の効果〕

以上説明したように本発明の表示装置によれば、物理空
間用のビットマツプメモリのみを装備するだけで、ウィ
ンドウ移動を高速で行え、かつ表示装置を低価格で実現
できる。

【図面の簡単な説明】

第１図は本発明の表示装置の原理ブロック図、第２図は
本発明の表示装置の構成の一実施例を示すブロック回路
図、第３図は第２図のビットマツプメモリの構成を示す
説明図、第４図は第２図の加算回路の演算動作を説明す
る図、第５図（ａ）は上位システムより送られてくるイ
メージデータとそれを格納する物理空間を示す図、第５
図（ｂｌは表示器が表示できる領域を示す図である。 １．２・・・記憶手段（レジスタ）、３．４・・・計数
手段（リングカウンタ）、５．６・・・演算回路（加算
回路）、７・・・領域読出手段、９・・・キーボード、
１０・・・制御プログラム、１１・・・受信バッファ、
１３・・・バス、１４・・・図形コードバッファ、１５
・・・イメージコードバッファ、１６・・・ベクトル発
生回路、１７・・・復元回路、１８・・・ビットマツプ
メモリ、１９・・・パラレル−シリアル変換回路、２０
・・・表示器、２１・・・表示タイミング発生回路、７
１・・・レジスタ、７２・・・ＯＲ回路、ＶＤ・・・ビ
デオ信号。 本発明の表示装置の原理ブロック図 第１図 賭　　　　　　　　　−

Claims (1)

1. 【特許請求の範囲】 上位システムより受信したコードデータをデコードして
   ビットマップメモリに格納し、このメモリのある領域を
   取り出して表示器に表示する表示装置であって、 表示領域の原点のＸ座標の記憶手段（１）と、表示領域
   の原点のＹ座標の記憶手段（２）と、前記原点座標を移
   動するための原点移動手段（９）と、 表示領域のＸ方向のビット数を所定の同期信号に同期し
   て繰り返し計数する第１の計数手段（３）と、表示領域
   のＹ方向のビット数を前記第１の計数手段（３）に同期
   して繰り返し計数する第２の計数手段（４）と、 前記Ｘ座標の記憶手段（１）の座標と前記第１の計数手
   段（３）の計数値とを加算して前記ビットマップメモリ
   上の表示領域のＸ方向の座標を演算するＸ方向アドレス
   演算手段（５）と、 前記Ｙ座標の記憶手段（２）の座標と前記第２の計数手
   段（４）の計数値とを加算して前記ビットマップメモリ
   上の表示領域のＹ方向の座標を演算するＹ方向アドレス
   演算手段（６）と、 前記Ｘ方向アドレス演算手段（５）とＹ方向アドレス演
   算手段（６）の出力により前記ビットマップメモリから
   表示領域のデータを読み出す領域読出手段（７）と、 を備えた表示装置。