JPS61222168A - ヘテロ接合バイポ−ラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポ−ラトランジスタの製造方法Info
- Publication number
- JPS61222168A JPS61222168A JP6182385A JP6182385A JPS61222168A JP S61222168 A JPS61222168 A JP S61222168A JP 6182385 A JP6182385 A JP 6182385A JP 6182385 A JP6182385 A JP 6182385A JP S61222168 A JPS61222168 A JP S61222168A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- layer
- base
- ion implantation
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ヘテロ接合バイポーラトランジスタの製造方
法に関する。
法に関する。
Ｇ ａ Ａ ｓ等の化合物半導体の上にＭＢＥ、 ＭＯ
ＣＶＤ等の縦方向制御に秀れたエピタキシャル成長技術
を用いて作られるヘテロ接合バイポーラトランジスタは
、次代の高速デバイスとして注目を集めている。しかし
現在まで提案されている構造は何らかの形でメサが入り
素子の表面は凹凸して平担ではない。そのために素子の
寸法は大きく、かつまた配線に段切れを生じ易く、これ
を用いてＩ（４−作るには障害が大きい。
ＣＶＤ等の縦方向制御に秀れたエピタキシャル成長技術
を用いて作られるヘテロ接合バイポーラトランジスタは
、次代の高速デバイスとして注目を集めている。しかし
現在まで提案されている構造は何らかの形でメサが入り
素子の表面は凹凸して平担ではない。そのために素子の
寸法は大きく、かつまた配線に段切れを生じ易く、これ
を用いてＩ（４−作るには障害が大きい。
本発明の目的は、プレーナ構造のへテロ接合バイポーラ
トランジスタを得るための好しい製造方法を提供するこ
とにある。
トランジスタを得るための好しい製造方法を提供するこ
とにある。
本発明の方法は、半導体基板にエミッタｅベース接合、
コレクタ・ベース接合の少なくとも一方がヘテロ接合と
なるようにサブコレクタ、コレクタ、ベース、エミッタ
となる半導体層を順次エピタキシャル成長させ、と同時
にサブコレクタの少なくとも表面層をコレクタ層と異な
る半導体層としてＲＩＥのオートストップ層とし、この
後外部ベースをイオン注入で形成し、コレクタ電極領域
をコレクタ層までイオン注入で絶縁化し、ＲＩＦｌｉで
サブコレクタ表面まで開孔してコレクタ電極をつけてプ
レーナ構造のへテロ接合バイポーラトランジスタを得る
ことを特徴とする。
コレクタ・ベース接合の少なくとも一方がヘテロ接合と
なるようにサブコレクタ、コレクタ、ベース、エミッタ
となる半導体層を順次エピタキシャル成長させ、と同時
にサブコレクタの少なくとも表面層をコレクタ層と異な
る半導体層としてＲＩＥのオートストップ層とし、この
後外部ベースをイオン注入で形成し、コレクタ電極領域
をコレクタ層までイオン注入で絶縁化し、ＲＩＦｌｉで
サブコレクタ表面まで開孔してコレクタ電極をつけてプ
レーナ構造のへテロ接合バイポーラトランジスタを得る
ことを特徴とする。
本発明の方法によれば、プレーナ構造に必須のコレクタ
電極の取り出しを非常に簡単に歩留シよく効率的に行う
ことができる。
電極の取り出しを非常に簡単に歩留シよく効率的に行う
ことができる。
第１図〜第３図はエミッタ・ベース接合に人Ｉｔ Ｇａ
Ａ ＊ ／Ｇａ Ａ ｓのへテロ接合を用い九バイポ
ーラトランジスタの製造工場を示す。以下その図によシ
説明する。
Ａ ＊ ／Ｇａ Ａ ｓのへテロ接合を用い九バイポ
ーラトランジスタの製造工場を示す。以下その図によシ
説明する。
半絶縁性ＧａＡａ基板１１にサブコレクタ層となるｎ”
−ＧａＡｓ層１２、几Ｉｎのエッチノダストッパーとな
るｎ−人１ＧａＡｓ層１３、コレクタ層となるｎ−Ｇａ
入３層１４、ベース層となるｐ、”−ＧａＡｓ層１５、
エミツタ層となるｎ−ＡｊＧａ人ｓ ｒｆｌｌ １６
、エミッタへのオーミックコンタクトを取り易くするた
めのキャップ層となるｎ”−Ｇａλｓｍｘ７ｔ−ａ次Ｍ
ＢＢｖＣＪｃすｘヒｆｉ＊シャル成長させる。このとき
の各ノーの厚さと、ドーパノドのａｒｔは、それぞれサ
ブコレクタから＠に。
−ＧａＡｓ層１２、几Ｉｎのエッチノダストッパーとな
るｎ−人１ＧａＡｓ層１３、コレクタ層となるｎ−Ｇａ
入３層１４、ベース層となるｐ、”−ＧａＡｓ層１５、
エミツタ層となるｎ−ＡｊＧａ人ｓ ｒｆｌｌ １６
、エミッタへのオーミックコンタクトを取り易くするた
めのキャップ層となるｎ”−Ｇａλｓｍｘ７ｔ−ａ次Ｍ
ＢＢｖＣＪｃすｘヒｆｉ＊シャル成長させる。このとき
の各ノーの厚さと、ドーパノドのａｒｔは、それぞれサ
ブコレクタから＠に。
５０００又、２Ｘ１０”国−”（８ｉ）、５０又、２Ｘ
１０”（８ｉ）。
１０”（８ｉ）。
５ｏｏｏＸ、 ５ｘｔｏ１＠（ｓｔ） 、 ｔｏｏｏＸ
、３ Ｘ １０”（Ｂｅ） 。
、３ Ｘ １０”（Ｂｅ） 。
４ｏｏｏ１． ｌＸｌ０”（８ｉ） 、 ｘｏｏｏＸ、
５ｘｘｏ１＠で６る。次にエミッタとなる領域に１μ
の厚さの８ｉ０２１８のマスクをかけ、Ｍｇ ｔ’ ２
００ ｋｅＶ 、 ２ Ｘ １０”ｍ−”イオン注入し
て、外部ベース１９ｔ−形成する（第１図）。次にニオ
ツタ、ベース領域にマスクをかけて１２０ｋｅ”／、１
×１０１ｓのＢのイオン注入でコレクタ領域の外部ベー
スｔ−４ｅｌＩＩＡ化し、次にトランジスタ全体にマス
クをかけて、１８０ｋｅｌ／、ｌＸｌ０１４のＨ＋のイ
オノ注入でトラノジス−ｊｌＩｔ−絶縁分離し、コレク
タ領域＆ｃＲＬＷによりサブコレクタまで穴をあけ、Ａ
ｕＧｅ／Ａｕからなる金属層２０で表面まで埋める（第
２図）。このとき工゛ミッタ層をけする迄は、ＢＣ６ａ
＋（Ｊ２の混合気体でエツチングし、エミツタ層をけず
夛終えた後はＣＦ４にガスをきりかえる。
５ｘｘｏ１＠で６る。次にエミッタとなる領域に１μ
の厚さの８ｉ０２１８のマスクをかけ、Ｍｇ ｔ’ ２
００ ｋｅＶ 、 ２ Ｘ １０”ｍ−”イオン注入し
て、外部ベース１９ｔ−形成する（第１図）。次にニオ
ツタ、ベース領域にマスクをかけて１２０ｋｅ”／、１
×１０１ｓのＢのイオン注入でコレクタ領域の外部ベー
スｔ−４ｅｌＩＩＡ化し、次にトランジスタ全体にマス
クをかけて、１８０ｋｅｌ／、ｌＸｌ０１４のＨ＋のイ
オノ注入でトラノジス−ｊｌＩｔ−絶縁分離し、コレク
タ領域＆ｃＲＬＷによりサブコレクタまで穴をあけ、Ａ
ｕＧｅ／Ａｕからなる金属層２０で表面まで埋める（第
２図）。このとき工゛ミッタ層をけする迄は、ＢＣ６ａ
＋（Ｊ２の混合気体でエツチングし、エミツタ層をけず
夛終えた後はＣＦ４にガスをきりかえる。
こうすると工、チ／グはサブコレクタ層の上のｋｌ Ｇ
ａ Ａ ｓ層で自動的に止まるのでウェノ・−全面で
均一に精確なエツチングが出き、プロセスの制御性は格
段に向上する。最後にエミツタ電極２１ヲ人ｕＧｅ／Ａ
ｕ、ベース電極２２をＡｕ／ＡｕＺｎｆ形成し、４００
℃で約１分間のアロイングをしてオーミックコンタクト
を取シ、配線２３をして工程は完了する（第３図）。
ａ Ａ ｓ層で自動的に止まるのでウェノ・−全面で
均一に精確なエツチングが出き、プロセスの制御性は格
段に向上する。最後にエミツタ電極２１ヲ人ｕＧｅ／Ａ
ｕ、ベース電極２２をＡｕ／ＡｕＺｎｆ形成し、４００
℃で約１分間のアロイングをしてオーミックコンタクト
を取シ、配線２３をして工程は完了する（第３図）。
こうして作られたヘテロ接合バイポーラトランジスタは
、ｔ、−３ｏｏとメサエッチングを用いたトランジスタ
と同程度の性能を示し、しかも配線の段切れから解放さ
れ集積化に非常に適していることが判った。
、ｔ、−３ｏｏとメサエッチングを用いたトランジスタ
と同程度の性能を示し、しかも配線の段切れから解放さ
れ集積化に非常に適していることが判った。
第１図〜第３図は本発明の詳細な説明するための図であ
る。 １１：半絶縁性ＧａＡｓ基板、１２ ： ｎ”−ＧａＡ
１１層。 １３ ： ｎ”−ＡｌｌＧａＡｓ層、 １４ ： ｎＧ
ａＡｓ層、１５ ： Ｉ）”−ＧａＡｓ層、１６ ：
ｎ−ＡＡｉＧａ人３層、１７ ： ｎ”−ＧａＡｓ層、
１８ ： ８ｉ０２．１９：外部ベース、２０：人ｕＧ
ｅ／Ａｕ。 代理人弁理士 則近憲佑 （ほか１名）第 １ 図 ？Ｄ 第２巳 第Ｓ図
る。 １１：半絶縁性ＧａＡｓ基板、１２ ： ｎ”−ＧａＡ
１１層。 １３ ： ｎ”−ＡｌｌＧａＡｓ層、 １４ ： ｎＧ
ａＡｓ層、１５ ： Ｉ）”−ＧａＡｓ層、１６ ：
ｎ−ＡＡｉＧａ人３層、１７ ： ｎ”−ＧａＡｓ層、
１８ ： ８ｉ０２．１９：外部ベース、２０：人ｕＧ
ｅ／Ａｕ。 代理人弁理士 則近憲佑 （ほか１名）第 １ 図 ？Ｄ 第２巳 第Ｓ図
Claims (1)
- 半導体基板に、エミッタ・ベース接合、コレクタ・ベー
ス接合の少なくとも一方がヘテロ接合となるようにサブ
コレクタ、コレクタ、ベース、エミッタとなる半導体層
を順次エピタキシャル成長させる工程と、この時、サブ
コレクタ層の少なくとも薄い表面層がコレクタ層を構成
する半導体層と異なる半導体層となるようにエピ成長す
る工程と、この後イオン注入により外部ベースを形成す
る工程と、この後コレクタ電極取出し領域をイオン注入
により絶縁化する工程と、その領域の一部をＲＩＥにて
サブコレクタ表面まで開孔し、コレクタ電極となる金属
を埋め込む工程と、この後ベース、エミッタの各電極を
形成する工程とを備えたことを特徴とするヘテロ接合バ
イポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6182385A JPS61222168A (ja) | 1985-03-28 | 1985-03-28 | ヘテロ接合バイポ−ラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6182385A JPS61222168A (ja) | 1985-03-28 | 1985-03-28 | ヘテロ接合バイポ−ラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61222168A true JPS61222168A (ja) | 1986-10-02 |
Family
ID=13182188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6182385A Pending JPS61222168A (ja) | 1985-03-28 | 1985-03-28 | ヘテロ接合バイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61222168A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03173133A (ja) * | 1989-11-30 | 1991-07-26 | Canon Inc | 半導体装置およびその半導体装置を使用する電子装置 |
-
1985
- 1985-03-28 JP JP6182385A patent/JPS61222168A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03173133A (ja) * | 1989-11-30 | 1991-07-26 | Canon Inc | 半導体装置およびその半導体装置を使用する電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5223449A (en) | Method of making an integrated circuit composed of group III-V compound field effect and bipolar semiconductors | |
| US4896203A (en) | Heterojunction bipolar transistor | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| US4837178A (en) | Method for producing a semiconductor integrated circuit having an improved isolation structure | |
| JPH0622242B2 (ja) | ヘテロ接合バイポーラトランジスタ形の半導体デバイスの製造方法 | |
| JPS61222168A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPH11251328A (ja) | 化合物半導体装置 | |
| JP3235574B2 (ja) | ヘテロバイポーラトランジスタを有する半導体装置の製造方法 | |
| US4745085A (en) | Method of making I2 L heterostructure bipolar transistors | |
| US5420052A (en) | Method of fabricating a semiplanar heterojunction bipolar transistor | |
| JP2522378B2 (ja) | バイポ―ラトランジスタ及びその製造方法 | |
| JPS61112374A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPS621268A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPS60164358A (ja) | 半導体装置の製造方法 | |
| JP2595780B2 (ja) | 半導体装置およびその製造方法 | |
| JP3042853B2 (ja) | 集積回路 | |
| JPS5891631A (ja) | 半導体装置 | |
| JPS63287058A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JP2518347B2 (ja) | バイポ―ラトランジスタの製造方法 | |
| JPH0216739A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2504767B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPH05129322A (ja) | 半導体装置の製造方法 | |
| JPS61222170A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH01264260A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS63107066A (ja) | ヘテロ接合型バイポ−ラトランジスタ |