JPH01264260A - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はへテロ接合バイポーラトランジスタの製造方法
に係り、特にプレーナ化に好適なヘテロ接合バイポーラ
トランジスタの製造方法に関する。

〔従来の技術〕

化合物半導体を用いたヘテロ接合バイポーラトランジス
タ（ＨＢ　Ｔ）は次世代高速デバイスとして注目されて
いる。第２図に従来のメサ型ＨＢＴの模式的断面図を示
す、このような素子は以下のようにして作られる。半絶
縁性Ｇ　ａ　Ａ　ｓ基板２１上に、ｎ中型Ｇ　ａ　Ａ　
ｓサブコレラ５層２２．ｎ型ＧａＡｓコレクタ層２３．
ｐ中型Ｇ　ａ　Ａ　ｓベース層２４．ｎ型Ａ　Ｑ　Ｇ　
ａ　Ａ　ｓエミッタ層２５及びｎ十型ＧａＡｓサブエミ
ッタ層２６をＭＢＥ法などにより順次積層成長した後、
メサエッチングにより、ベース層２４．サブコレクタ層
２２の面出しを行い、サブエミッタ層２６．ベース層２
４゜サブコレクタ層２２に対応した電極２７．２８゜２
９を形成して完成する。

以上のようにして作製したメサ型ＨＢＴは、その優れた
電流駆動力を活かすべく集積した場合に、素子表面の凹
凸による配線の段切れが生じる。

素子をプレーナ化する場合、イオン注入技術が用いられ
るが、ｎ型不純物のイオン注入によりｎ型Ａ　Ｑ　Ｇ　
ａ　Ａ　ｓエミッタ層２５表面からｎ十型ＧａＡｓサブ
コレクタ層２２に達するまでの深い領域を中間にあるｐ
中型ベース層２４も含めてｎ中型化するのは非常に困難
である。また、たとえｎ中型化できるにしても、イオン
注入後の高温熱処理により、エピタキシャル成長により
成形したヘテロ接合の界面特性が劣化する。

イオン注入技術を用いないでコレクタ電極を素子表面ま
で取り出す方法として、例えば電子通信学会技術報告Ｅ
Ｄ８４−６７、第３９頁から第４６頁において論じられ
ているように、エツチングでｎ中型Ｇ　ａ　Ａ　ｎサブ
コレクタ層まで達するコンタクト孔を形成し、該コンタ
クト孔に蒸着により金属を埋め込んで平坦化するという
技術がある。

〔発明が解決しようとする課題〕

しかしながら、上述した蒸着金属による埋め込み平坦化
技術において、アスペクト比（孔の深さ／孔の底面積）
の高いコンタクト孔をウェハ面全体にわたって埋め込む
ことは困難である。そのためコレクタ電極面積を縮小す
ることができず、素子の微細化及び高集積化には適さな
い。

本発明の目的は、素子の微細化及び高集積化に適したプ
レーナ構造のＨＢＴの製造方法を提供することにある。

〔課題を解決するための手段〕

上記目的は、前述した従来技術における金属埋め込みを
、金属の無電解めっきにより行うことで達成される。

〔作用Ｊ 金属の無電解めっき法を用いることにより、高アスペク
ト比の孔を容易に埋め込むことができるので二コレクタ
電極面積を縮小することが可能になる。従って、本技術
により高集積化に適したＨＢＴ構造を提供することが可
能になる。

〔実施例〕

実施例１ 以下本発明を第１図に示す工程断面図を参照して具体的
に説明する。

半絶縁性ＧａＡｓ基板１１上に例えばＭＢＥ法によりｎ
中型Ｇ　ａ　Ａ　ｓサブコレクタ層１２（厚さ５０００
人）＋ｎ型Ｇ　ａ　Ａ　ｓ　ｍ１１９５層１３（厚さ６
０００人）ｐｐ÷型Ｇ　ａ　Ａ　ｓベース層１４（厚さ
１０００人）ｔｎ型Ａ　Ｑ　Ｇ　ａ　Ａ　ｓ　Ｍ　１５
（厚さ１０００人）ｏｎｎ現型ＧａＡｓサブエミツタ層
１６厚さ１０００人）を順次積層成長する。

この後、通常のＣＶＤ技術及びリソグラフィ技術を用い
てエミッタパターン形状に対応するＳｉＮ膜マスク１７
を形成しく第１図（ａ））、不要なｎ÷型Ｇ　ａ　Ａ　
ｓサブコレクタ層１６をエツチング除去した後、Ｍｇ、
Ｂｅ等のｐ型不純物をイオン注入し、赤外線を用いてフ
ラッシュアニールを施し、Ｐ十型ベースコンタクト層１
８を形成する（第１図（ｂ））。

次いで、Ｈ及びＢのイオン注入により素子分離領域１９
及びベース・コレクタ分離領域１１０を形成する（第１
図（Ｑ））。

次に５ｉｎｓ膜１１１を被着してマスクパターンを形成
した後、塩素系ガスを用いてＲＩＥ法によりコレクタコ
ンタクト孔１１２を形成する。次にコンタクト孔１１２
の底面にＡｕＧｅ合金／Ｎ　ｉ　／　Ａ　ｕを蒸着し、
アロイすることでｎ中型ＧａＡｓサブコレクタ層１２に
コレクタ電極１１３を形成する（第１図（ｄ））、つい
でＮ１−Ｐ系（Ｐ〜８％）或いはＮ１−Ｂ系（Ｂ−１％
）のめつき浴（７０〜１３０℃）を用いて、コレクタ電
極１１３上に選択的に無電解めっきを施してコンタクト
孔１１２をＮ１（１１４）で埋め込む、この場合、Ａｕ
上にＮｉをめっきしているが、コレクタ電極上にＮｉ等
のめっきの触媒となる金属薄膜を追加蒸着した後、Ｎｉ
を無電解めっきすることも可能である。

丹る後、通常のりソグラフイ技術とりフトオフ法により
Ａ　ｕ　Ｇ　ｅ系エミッタ電極１１５とＡ　ｕ　Ｚ　ｎ
系ベース電極１１６を各々形成した（第１図（ｆ））。

本実施例によれば、コンタクト孔１１２への金属埋め込
みを無電解めっき法により行っている為、アスペクト比
の高いコンタクト孔１１２にも、ウェハ面内で均一に埋
め込むことができる。

ここでは、Ｎｉの無電解めっきを用いたが、他の金属、
例えばＡｕ、Ｃｕを用いて構わない。

実施例２ 実施例１で用いたｎ中型すブコレクタ層１２に、１０”
ａｍ−″８以上のＳｎをドープしたＧ　ａ　Ａ　ｓ層。

或いは、５Ｘ１０工８■−３以上不純物をドープしたｎ
中型Ｉ　ｎ　Ｇ　ａ　Ａ　ｓサブコレクタ層を用いた。

これらを用いるとＡｕＧｅ系金属でアロイしなくても上
記サブコレクタ層に、Ｎｉ、Ｐｂ、Ｐｔ等のめつき触媒
となる金属を蒸着するだけでオーミックコンタクトがと
れる。

実施例３ 前記実施例１，２においてめっき触媒をコレクタ孔底面
に蒸着した後、第３図に示すようにコンタクト孔の側壁
をＰＳＧ、５ｉＯｚ等の絶縁膜３１１で被覆した。然る
後、無電解めっきにより金属３１２の埋め込みを行った
。実施例１，２では、めっき触媒金属をコンタクト底面
に蒸着する際、蒸着指向性が不完全な場合、コンタクト
孔側壁にも、めっき触媒が蒸着される。その為無電解め
っきは、側壁からも進行し、埋め込み後の金属表面に凹
凸が生じることがある６本実施例では、側壁に付いため
っき触媒を絶縁膜で覆っているので、めっき後の金属表
面の平坦性を高めることができる。

また、上記側壁絶縁膜により、ベース・コレクタ間が分
離されているので、Ｂのイオン注入によるベース・コレ
クタ分離領域の形成を省略しても補わない。

実施例４ 前記した実施例１〜３では、基板１１からサブコレクタ
層１２．コレクタＭ１３．ベース層１４゜エミッタ層１
５．サブエミッタ５１６の順に形成されており、最も基
板１１側に近いサブコレクタ層１２からの電極取り出し
を行っている０本実施例では第４図に示すように、基板
１１からサブエミッタ層４２．エミッタ層４３．ベース
層４４゜コレクタ層４５．サブコレクタ層４６の順に形
成されており、最も基板１１側に近いサブエミツタ層４
２から電極の取り出しを行った。この構造のＨＢ　Ｔで
はベース・コレクタ間の寄生容量が小さくできるので、
高速動作可能となる。

〔発明の効果〕

本発明によれば、電極面積の小さいコレクタコンタクト
孔を金属埋め込みできるので、素子面積が小さくかつプ
レーナ化されたＨＢＴを歩留り良く製造することができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例のＨＢＴ製造工程の断面図、
第２図は従来のメサ型ＨＢＴ構造を示す断面図、第３図
、第４図は本発明の他の実施例のＨＢ　Ｔ構造を示す断
面図である。 １１．２１・・・半絶縁性基板、１２．２２・・・サブ
コレクタ層、１３．２３・・・コレクタ層、１４，２４
゜４４・・・ベース層、１５．２５・・・エミッタ層、
１６゜２６・・・サブエミツタ層、１７・・・Ｓ　ｘ　
Ｎマスク、１８．３７，４７・・・外部ベース、１９・
・・素子分離領域、４２・・・サブエミツタ層、４３・
・・エミツタ層、４５・・・コレクタ層、４６・・・サ
ブコレクタ層、４７・・・ベース・エミッタ分離領域、
１１０，３８・・・ベース・コレクタ分離領域、１１２
・・・コレクタコンタクト孔、１１３，２９，３１０，
４１３・・・コレクタ電極、１１４，３１２，４１０・
・・埋め込み金属、１１５，２７，４１１・・・エミッ
タ電極、１１６゜２８．４１２・・・ベース電極。 竿１　区 ［ａｌ ￥　１　区 （乱） 箒　ｚ［２１ ４３図 ４１３　　コＬクタ１ニョと

Claims (1)

【特許請求の範囲】
1. １、半導体基板にサブコレクタ、コレクタ、ベース、エ
   ミッタ、サブエミッタの各層をエピタキシャル成長する
   工程と、選択的にサブコレクタ表面まで開孔する工程と
   、露出したサブコレクタ表面にオーミック電極を形成す
   る工程と、該オーミック電極に選択的にめつきをする工
   程を含むことを特徴とするヘテロ接合バイポーラトラン
   ジスタの製造方法。