JPS61221927A - 文字表示方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 文字を１バイト又は１ワード毎に主記憶からビットマツ
プメモリに転送して表示する場合、ビットマツプメモリ
に文字を格納する際指示される表示開始アドレスを基準
として、最初の１バイト又は１ワードのデータ以後はハ
ードウェアで自動的にアドレスをインクリメントしてビ
ットマツプメモリに書込むことを可能とする。

〔産業上の利用分野〕

本発明はビットマツプメモリに表示内容を展開した後読
出して表示する表示装置に係り、特に文字を該ビットマ
ツプメモリに展開する際、物理アドレス計算を高速に行
って書込むことにより、高速表示を可能とする文字表示
方式に関する。

情報処理装置の普及に伴い、各種表示装置が開発され、
実用化しているが、一般にビットマツプメモリ上に主記
憶から表示内容を一画面分展開し、これをラスク走査し
て読出し、ブラウン管に表示する表示装置が多く用いら
れている。

この表示装置では、通常１バイト又は１ワード毎に主記
憶からデータを読出し、ビットマツプメモリ上の物理ア
ドレスを計算して書込んでいる。

従って文字を表示する場合も同様であるが、表示速度の
速いことが望ましい。

〔従来の技術〕

第３図は従来の文字転送方法を説明する図である。

主記憶上の例えば第３図（ａ）に示す如き８ビツト×８
ビツトで構成されるＡという文字を、第３図（ｂ）に示
す如きビットマツプメモリのＸ方向がｈバイト目で、Ｙ
方向がｙライン目のアドレスに転送する場合、ソフトウ
ェアにより１ライン毎にビットマツプメモリ上の物理ア
ドレスを計算して転送する。

即ち第３図（ａｌの文字の１バイト分のデータ１を転送
する時、ビットマツプメモリ上の座標り、　　ｙを計算
して転送し、次の１バイト分のデータ２を転送する時も
、ビットマツプメモリ上の座標り。

ｙ”を計算して転送する。

上記の繰り返しを行うことでデータ８迄転送す・ると文
字Ａの転送が完了する。

〔発明が解決しようとする問題点〕　。

上記の如く、従来は文字を主記憶からビットマツプメモ
リに転送する場合、１バイト又は１ワード毎にビットマ
ツプメモリ上の物理アドレスを計算して転送するなめ、
１文字分のデータを転送するのに時間がかかり、高速表
示が出来ないという問題がある。

本発明はこのような問題点に鑑み創作したもので、文字
は表示領域が一定であることに注目し、ビットマツプメ
モリ上の表示開始アドレスを基準として、第３図（ａ）
のデニタ１に続くデータ２以後のデータのアドレスをハ
ードウェアで計算し、高速に文字を転送するものである
。

Ｃ問題点を解決するための手段〕 第１図は本発明の一実施例を示す回路のブロック図であ
る。

本発明は文字を構成する１バイト又は１ワード毎のデー
タを格納するデータレジスタ１２と、このデータレジス
タ１２からインクリメントする信号を受け、次のデータ
のアドレスを計算する値を送出する水平バイト数レジス
タ、カウンタ１３と、文字を格納するビットマツプメモ
１月６の表示開始アドレスを指示する表示開始アドレス
レジスタ１４と、表示開始アドレスレジスタ１４の値と
水平バイト数レジスタ、カウンタ１３の値を加算する加
算回路１５を設ける。

そして主記憶１１の文字をビットマツプメモリ１６に転
送する時の先頭のデータの表示開始アドレスが与えられ
たら、以後のデータのアドレスは自動的に計算される構
成とする。

〔作用〕

上記の如く構成することにより、表示開始アドレス゛レ
ジスタ１４の指示するアドレスで、文字を構成する１バ
イト又は１ワードのデータをビットマツプメモリ１６に
書込むと、加算回路１５で次のデータのアドレスを表示
開始アドレスレジスタ１４の値に水平バイト数レジスタ
、カウンタ１３の値を加算して算出することが出来る。

即ち第３図〜）の座標り、　　ｙを基準とすると、デー
タ１に続くデータ２のアドレスは座標りは同一で、ｙの
み１ライン分インクリメントすれば良い。

このようにすることで、主記憶上の文字を高速にビット
マツプメモリ上に展開することが出来るため、高速表示
が可能となる。

〔実施例〕

第１図において、プロセッサ１０は主記憶１１の文字を
ピントマツプメモリ１５に転送するため、表示開始アド
レスレジスタ１４にビットマツプメモリ１６上の文字格
納位置を示す表示開始アドレスを格納する。

続いてデータレジスタ１２に第３図（ａｌに示す例えば
１バイトのデータ１を、主記憶１１から読出して格納す
る。

データレジスタ１２に格納されたデータ１は、加算回路
１５を経て表示開始アドレスレジスタ１４から送出され
たアドレスで、ビットマツプメモリ１６に書込まれる。

この時データレジスタ１２から水平バイト数レジスタ、
カウンタ１３にインクリメント信号が与えられていない
ため、加算回路１５には零が送出されており、表示開始
アドレスレジスタ１４から送出されたアドレスは変化し
ない。

第２図は第１図の動作を説明する図である。

ビットマツプメモリ１６に第３図（ａｌに示す文字Ａが
転送されるものとすると、データ１の先頭のビット１９
のアドレスｈ、ｙが前記の如く指定され、データ１が書
込まれる。

データレジスタ１２はデー４りｌが書込まれると、水平
バイト数レジスタ、カウンタ１３に、インクリメント信
号を送出し、プロセッサ１はデータレジスタ１２に主記
憶１１から次のデータ２を格納する。

水平バイト数レジスタ、カウンタ１３はビットマツプメ
モリ１６のＸ方向がＨバイトの容量であるとすると、こ
のＨバイトを記憶しており、データレジスタ１２からイ
ンクリメント信号によりカウンタをカウントアツプする
と共に、加算回路１５にＨバイトを送出する。

従ってデータレジスタ１２に格納されたデータ２は、表
示開始アドレスレジスタ１４のアドレスｈにＨバイトを
加算したアドレス（ｈ＋Ｈ）で、ビットマツプメモリ１
６に書込まれる。即ちデータ２の先頭ビットはデータ１
の先頭ビット１９の１ライン下に書込まれる。

データレジスタ１２はデータ２が書込まれると、水平バ
イト数レジスタ、カウンタ１３に、又インクリメント信
号を送出し、プロセッサｌはデータレジスタ１２に主記
憶１１から次のデータ３を格納する。

水平バイト数レジスタ、カウンタ１３はデータレジスタ
１２からのインクリメント信号によりカウンタを更にカ
ウントアツプし、加算回路１５に２Ｈバイトを送出する
。

従ってデータレジスタ１２に格納されたデータ３は、表
示開始アドレスレジスタ１４のアドレスｈに２Ｈバイト
を加算したアドレス（ｈ　＋　２　Ｈ）で、ビットマツ
プメモリ１６に書込まれる。

上記同様にデータ３は表示アドレスレジスタ１４のアド
レスに、３Ｈバイトを加算したアドレス（ｈ　＋　３８
）でビットマツプメモリ１６に書込まれる。

この繰り返しによりデータ８までビットマツプメモリ１
６に書込むと、プロセッサ１は水平バイト数レジスタ、
カウンタ１３のカウンタをリセットする。

ビットマツプメモリ１６に格納された文字ＡはＰ／Ｓ変
換回路１７でビデオ信号に変換され、表示部１８に表示
される。

〔発明の効果〕

以上説明した如く、本発明はソフトウェアで１バイト又
はｌワード毎にアドレスを計算してビットマツプメモリ
に文字を書込む必要がなく、高速に文字を転送すること
が出来るため、高速表示が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路のブロック図、 第２図は第１図の動作を説明する図、 第３図は従来の文字転送方法を説明する図である。 図において、 ｌＯはプロセッサ、　　　１１は主記憶、１２はデータ
レジスタ、 １３は水平バイト数レジスタ、カウンタ、１４は表示開
始アドレスレジスタ、 １５は加算回路、　　　　　１６はビットマツプメモリ
、１７はＰ／Ｓ変換回路、　１８は表示部である。 ＄ｉ１ａ月の一臭麺り称ヴ目外□７０フ７園茅　１　目 夛詰］図り＠外と萄む四人４３芝］ 茅　２囚 充子、／１丈宇転忠７法Ｓ註嗜４３図 茅　３　図

Claims (1)

1. 【特許請求の範囲】 主記憶（１１）に格納された文字を１バイト又は１ワー
   ド単位に読出し、ビットマップメモリ（１６）に転送し
   て展開した後読出して表示する表示装置において、 前記１バイト又は１ワード単位のデータを格納する一時
   記憶手段（１２）と、 該一時記憶手段（１２）からインクリメント信号を受け
   て計数手段を歩進すると共に前記ビットマップメモリの
   Ｘ方向の容量を記憶する記憶手段（１３）と、 前記ビットマップメモリ（１６）に文字を格納するため
   の表示開始アドレスを指示する表示開始アドレス指示手
   段（１４）と、 該表示開始アドレス指示手段（１４）の指示するアドレ
   スと前記記憶手段（１３）が送出するＸ方向の容量とを
   加算する加算手段（１５）とを設け、前記一時記憶手段
   （１２）からデータを送出する度に前記記憶手段（１３
   ）の計数手段を歩進させ、前記Ｘ方向の容量を該計数手
   段の送出する計数値倍して前記表示開始アドレス指示手
   段（１４）のアドレスに加算し、前記一時記憶手段（１
   ２）の送出するデータのアドレスとすることを特徴とす
   る文字表示方式。