JPS61217842A - 主記憶装置のアクセス方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、中央処理装置から供給される命令によって
主記憶装置をアクセスする主記憶装置のアクセス方法に
関するものである。

〔従来の技術〕

従来、連続するアドレスデータによって主記憶装置をア
クセスするには、中央処理装置内にメモリアドレスレジ
スタを設け、このレジスタに記憶しているアドレスデー
タをインクリメントすることによって連続するアドレス
データを作シ出し、このデータによってアクセスを行な
っていた。

〔発明が解決しようとする問題点〕

しかしながらこのような従来の装置は主記憶装置をアク
セスする場合、中央処理装置内のレジスタのデータを主
記憶装置に逐一送出しなければならないので、この間に
伝送遅延時間が生じ、メモリのアクセスを高速化できな
いという欠点を有している。

〔問題点を解決するための手段〕

このような欠点を解決するためにこの発明は、アドレス
データを主記憶装置に記憶させ、中央処理装置からイン
クリメント命令が供給される度に記憶したアドレスデー
タでアクセスするとともにアドレスデータをインクリメ
ントするようにしたものである。

〔作用〕

アドレスデータの伝送遅延時間が非常に小さくなる。

〔実施例〕

図はこの発明の一実施例を示すブロック図である。同図
において、１は中央処理装置、２は主記憶装置であり、
中央処理装置１は処理装置１０゜メモリアドレスレジス
タ１１、バッファ１２、ゲート１３から構成されている
。主記憶装置２はデータが供給されることによってその
データが記憶され、次にデータが供給された時、記憶内
容が新たに供給されたデータに更新されるメモリアドレ
スバスレジスタ２０、データが供給される度にそのデー
タの値に１を加算して出力する加算回路２１、主記憶部
２２、ゲート２３から構成されている。

このように構成された装置の動作は次の通シである。先
ずジャンプ命令以外の命令実行開始時には中央処理装置
１の処理装置１０はメモリアドレスレジスタ１１をアク
セスし、ゲート１３を介してアドレスの先頭番地を送出
する。これＫよシ、アドレスの先頭番地がメモリアドレ
スバスレジスタ２０に記憶される。

次に処理装置１０はインクリメント命令を送出するので
、との命令がバッファ１２を介してゲート２３に供給さ
れるので、このゲートがオンとな、９、メモリアドレス
バスレジスタ２０に記憶されていたアドレスデータが主
記憶部２２に供給され、アクセスが行なわれる。このデ
ータはまた、加算回路２１にも供給されるので、加算回
路２１は供給されたデータに１を加算してメモリアドレ
スバスレジスタに供給する。この結果、メそリアドレス
パスレジスタ２０のデータが新しいデータに更新される
。そして、次にインクリメント命令が来た時はメモリア
ドレスバスレジスタ２０に記憶されているデータはゲー
ト２３を介して直ちに主記憶部２２をアクセスする。

ジャンプ命令実行開始時は中央処理装置１のメモリアド
レスレジスタ１１に設定されたメモリアドレスはメモリ
アドレスバスレジスタ２０に記憶され、次のインクリメ
ント命令発生時に主記憶部２２に供給される。

〔発明の効果〕

以上説明したようにこの発明は、主記憶装置内でアドレ
スデータのインクリメントを行なうようにしたので、ア
ドレスデータの伝送遅延時間が極めて小さくなシ、高速
アクセスが行なえるという効果を有する。

【図面の簡単な説明】

図はこの発明の一実施例を示すブロック図である０ １・・・・中央処理装置、２・・・・主記憶装置、１１
ｅ・・・メそりアドレスレジスタ、１２・・・・バッフ
ァ、１３．２３・・Φ・ケート、２０・・・・メそりア
ドレスバスレジスタ、２１・・・・加算回路、２２・・
・・主記憶部。

Claims (1)

【特許請求の範囲】
1. 中央処理装置からアドレスデータが供給されることによ
   つて主記憶部のアクセスが行なわれる主記憶装置のアク
   セス方法において、主記憶装置にレジスタと加算回路と
   を設け、中央処理装置からアドレスデータが供給された
   時にそのアドレスデータをレジスタに記憶させ、中央処
   理装置からインクリメント命令が供給される度にレジス
   タに記憶されたアドレスデータによつて主記憶部をアク
   セスするとともにそのアドレスデータを加算回路で加算
   してレジスタに記憶させることを特徴とする主記憶装置
   のアクセス方法。