JPS6121555A - 入出力管理方法 - Google Patents

入出力管理方法

Info

Publication number
JPS6121555A
JPS6121555A JP14193384A JP14193384A JPS6121555A JP S6121555 A JPS6121555 A JP S6121555A JP 14193384 A JP14193384 A JP 14193384A JP 14193384 A JP14193384 A JP 14193384A JP S6121555 A JPS6121555 A JP S6121555A
Authority
JP
Japan
Prior art keywords
input
output
program
buffer
management block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14193384A
Other languages
English (en)
Inventor
Yutaka Takano
豊 高野
Keiko Ezaki
江崎 恵子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14193384A priority Critical patent/JPS6121555A/ja
Publication of JPS6121555A publication Critical patent/JPS6121555A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、コンピュータシステムの入出力管理方法にか
かわるものである。
従来例の構成とその問題点 コンピュータシステムにとって入出力装置は必要不可欠
のものであシ、入出力装置の存在しないコンピュータシ
ステムは考えることのできないものである。一般的に言
って、問題解決のための処理プログラムは、入力装置か
らデータや指令を読み込み、処理を行なったあと出力装
置へ結果を書き出すことによシその機能を果たす。
ところで、入出力装置には非常に多種多様なものがあシ
、その使用方法は一律ではない。したがっテ、コンピュ
ータシステムを構成する入出力装置の差異によシ、入出
力を行なうプログラム部分は各々異なってくることにな
る。すなわち、プログラムは入出力を行なう部分におい
て、コンピュータシステムの入出力装置に依存すること
になる。
しかしながら、問題処理プログラムはそれ自体入出力装
置とは何ら関係のない汎用的なものであるべきで、もし
特定の入出力装置に強く依存する場合、そのプログラム
はそのままでは異なった構成ヲ持つコンピュータシステ
ム上での実行ができないことになって、その使用範囲が
せばま)汎用性を欠くものとなってしまう。
そこで、通常問題処理プログラムが、コンピュータシス
テムの入出力装置に依存しないような配慮がなされる。
すなわち、問題処理プログラムは論理的な入出力装置に
対して入出力を実行し、実際には物理的な入出力装置に
対して入出力動作を行なわないよう構成し、物理的な又
出力は問題処理プログラムとは別に作成された入出力プ
ログラムによって実行する。論理的な入出力装置と物理
的な入出力装置との対応は、コンピュータシステムを構
築する際、あるいは、利用者がコンピュータシステムを
使用する際に定義され、入出力プログラムに知らされる
。以後利用者は、物理的な入出力装置を意識することな
くコンピュータシステムを使用することができる。
上記の機構を実現する方法を第1図に従って以下に述べ
る。第1図は、説明のための模式的な図である。
図中、1は入出力を行なう問題処理プログラムであシ、
2は入出力プログラム、3および4は入出力装置、6は
入出力プログラムと関連付けられた入出力バッフ7チエ
ーンの先頭を示すポインタ、6.7.8は入出力バッフ
ァである。入出力バラ716 z 7r 8は次の入出
力バ1、・ファの先頭を示すポインタ領域9と、論理的
な入出力装置を表−わす値を格納するコード領域10が
設けられている。
第1図の例では、入出力バッファ6,7のコード領域に
は1、また入出力バッファ8のコード領域には2という
値が格納されている。今、入出力装置3と論理入出力装
置コード1が、また、入出力装置4と論理入出力装置コ
ード2が対応しているものとし、この対応関係は入出力
プログラム2に知られているものとする。
以下にその動作の様子を述べる。
問題処理プログラム1は、必要なつど論理入出力装置コ
ードを格納した入出力バツク7を引数として、入出力プ
ログラム2をコールする。入出力プログラム2は、問題
処理プログラム1からの要求を受は取ると、いったんポ
インタ5を起点とする入出力バッフ7チエーンに受は取
ったバッファを接続し、その先頭から物理的な入出力を
開始する。また入出力装置が複数個存在する場合、各々
の入出力装置に対する入出力は並行して多重に実行され
る。入出力プログラム2には、論理入出力装置コードと
入出力装置との対応が知らされているので、入出力バッ
フ7内のコード領域9と参照すればどの入出力装置を起
動すれば良いかが判明する。いったん入出力装置を起動
すると、以後は入出力装置からの完了割込みによって入
出力プログラムの割込み処理部が起動され、入出力動作
が継続されていく。
以上の説明から分かる通シ1問題処理プログラムは論理
的な入出力装置コードを用いて入出力を行なうことが可
能であり、論理入出力装置コードと入出力装置の対応を
定義しさえすれば、いかなる入出力装置を持つコンピュ
ータシステム上でも実行することが可能になる。これは
問題処理プログラムにコンピュータシステムからの高い
独立性を与え、プログラムの汎用性を高めるものである
しかし、上記の方法には重大な欠点がある。再び第1図
に従って説明する。通常入出力装置4に対応する先頭の
入出力バッファ8と、入出力装置3に対応する先頭の入
出力バッファ6は、並行して入出力動作が行なわれる。
金入出力装置4が一文字づつ出力する型の装置であると
すると入出力装置4は一文字の出力が完了すると入出力
プログラム2に対して割込みを発生する。入出力プログ
ラム2内の割込み処理部は上記割込みによって起動され
、次の一文字を出力すべく入出力バッファ8からデータ
を取シ出そうとする。しかしながら入出力バッフ78は
、第1図の例では、ポインタ5と人出力バッファ6,7
のポインタ領域9を参照しないとたどることができない
。すなわち、目的とするバッファにたどりつくために時
間を要することになる。
第1図の例ではわずか3個の入出力バッファしか示して
いないが、実際のコンピュータシステム内の入出力バッ
フ7の数は通常数十個程度から多いもので数百側に及ぶ
場合がある。したがって、時には割込み処理プログラム
内での入出力バッファのサーチに時間を要するため、コ
ンピュータシステム全体の生産性を低下させ、ひどい場
合には次の割込みまでに前回の処理が完了しないような
事態も発生する。しかも上記不都合は、近年急速に応用
範囲が拡大している比較的性能の低いマイクロコンピユ
ータラ使用したコンピュータシステムにおいて発注しや
すいため、マイクロコンピュータシステム上で動作する
問題処理プログラムの汎用化が計シにくいなど問題は重
大である。
発明の目的 本発明は、論理的な入出力装置に対する入出力方法を実
現する際、入出力に要する処理を簡単化して高速化を計
シ、コンビュータンステムの生産性を高めることが可能
な入出力管理方法を提供することを目的とする。
発明の構成 本発明は、入出力装置と一意的に対応する入出力管理ブ
ロックと、上記入出力管理ブロックと物理的入出力装置
との対応を知らされた入出力プログラムとから構成され
る。
実施例の説明 以下に、第2図に従って説明する。第2図は本発明の構
成を模式的に表わした図である。
図中、11は入出力を行なう問題処理プログラムであシ
、12は入出力プログラム、13および14は入出力装
置、16および16は入出力管理ブロック、17,18
.19は入出力バッファである。入出力管理ブロック1
5.16と入出力バッフy17,18.19には、次の
入出力バッファの先頭を示すポインタ領域20が設けら
れている。論理的な入出力装置を表わす値が入出力プロ
グラム12に知らされると、入出力プログラム12は、
一意的に対応する入出力管理ブロックの配置アドレスを
定めることができるよう構成されているものとする。ま
た、入出力装置13と入出力管理ブロック16が、そし
て、入出力装置14と入出力管理ブロック16が対応し
ているものとし、この対応関係は入出力プログラム12
に知らされているものとする。第2図においては、入出
力管理ブロック16には2個の入出力バソフ117.1
8が、また、入出力管理ブロック16には入出力バッフ
719が接続されている様子を示している。
次に本発明による入出力管理方法を説明する。
問題処理プログラム11は、必要なつと論理人・出力装
置コードとバッファを引数として入出力プログラム12
ftコールする。。入出力プログラム12は、問題処理
プログラム11からの要求を受−け取ると引数の論理入
出力装置コードの値から対応する入出力管理ブロックを
同定し、その入出力管理ブロック内のポインタを起点と
する入出力バッファチエーンに受は取ったバッファを接
続し、その先頭から物理的な入出力を開始する。入出力
装置が複数個存在する場合、各々の入出力装置に対する
入出力が並行して多重に実行されることと、いったん入
出力装置を起動すると、以後は入出力装置からの完了割
込みによって入出力プログラムの割込み処理部が起動さ
れ、入出力動作が継続されていくことは従来例と同様で
ある。
今、入出力装置13が一文字ずつ出力する型の装置であ
るとすると、入出力装置13は、−文字の出力を完了す
ると入出力プログラム12に対して割込みを発生する。
入出力プログラム12内の割込み処理プログラムは、上
記割込みによって起動され、次の文字を出力すべく入出
力バッファ17に対してデータを取り出しに行く。本発
明による方法によれば、この時入出力プログラムは、一
意的に入出力管理プロッ才16に接続された先頭の入出
力バッフy17を参照しさえすれば良い。
また、上記説明は入出力装置14の場合にも同様に当て
はめることが可能であるし、出力動作を入力動作に置き
換えても同様である。
発明の効果 以上に述べてきた説明から分かる通シ、本発明による方
法を用いることによシ、入出力プログラ゛ムは常に入出
力管理ブロックに接続された先頭の入出力バッフ7に対
してのみ処理を実行すれば良く、その時存在する入出力
バッフ7の数とか、並行に動作している入出力装置の数
に一切影響されない。したがって、従来例のように長大
な入出力バ、フ7のチェーンをたどる必要がないため入
出力動作を極めて高速に実行することが可能であシ、比
較的低性能なマイクロコンピュータシステムにかいても
論理的な入出力システムを実現することができ、ひいて
はコンピュータシステムのハードウェア構成に依存しな
い汎用的な問題処理プログラムの作成を可能にして、プ
ログラムの普及等に果たす役割には極めて犬なるものが
あシ、その効果は大きい。
【図面の簡単な説明】
第1図は従来の入出力管理方法を示す模式図、第2図は
本発明の入出力管理方法を示す模式図である。 11・・・・・・問題処理プログラム、12・・・・・
・入出力プログラム、13.14・・・・・・入出力装
置、15゜16・・・・・入出力管理ブロック、17,
18.19・・・・・・入出力バッファ、20・・・・
ポインタ領域。

Claims (1)

    【特許請求の範囲】
  1. 入出力装置と一意的に対応する入出力管理ブロックと、
    上記入出力装置と上記入出力管理ブロックとの対応関係
    を知らされた入出力プログラムとより構成され、入出力
    バッファをあらかじめ上記入出力管理ブロックと関連付
    けて管理することにより、入出力動作を高速に行なうこ
    とを特徴とする入出力管理方法。
JP14193384A 1984-07-09 1984-07-09 入出力管理方法 Pending JPS6121555A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14193384A JPS6121555A (ja) 1984-07-09 1984-07-09 入出力管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14193384A JPS6121555A (ja) 1984-07-09 1984-07-09 入出力管理方法

Publications (1)

Publication Number Publication Date
JPS6121555A true JPS6121555A (ja) 1986-01-30

Family

ID=15303522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14193384A Pending JPS6121555A (ja) 1984-07-09 1984-07-09 入出力管理方法

Country Status (1)

Country Link
JP (1) JPS6121555A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5040047A (ja) * 1973-08-14 1975-04-12
JPS5041546A (ja) * 1973-08-08 1975-04-16

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5041546A (ja) * 1973-08-08 1975-04-16
JPS5040047A (ja) * 1973-08-14 1975-04-12

Similar Documents

Publication Publication Date Title
JPS5911921B2 (ja) 数値制御装置
JPS6121555A (ja) 入出力管理方法
JPS6393055A (ja) 実時間型ガ−ベジコレクシヨン支援装置
JPS6243734A (ja) マイクロプロセツサ
JP3121062B2 (ja) 情報処理装置
JPH04148236A (ja) 中央処理装置
JPH053005B2 (ja)
JPH0764802A (ja) リアルタイムシステムのシミュレーション装置
JPH03175539A (ja) デバッグ用マイクロプロセッサ
JP2513846B2 (ja) ベクトル命令生成方式
JPH02127741A (ja) トランザクション性能情報出力方式
JPH05250161A (ja) マイクロコンピュータ装置
JPH04264625A (ja) レジスタ管理方式
JPH0253166A (ja) ユーザ画面付きパソコン
JPH01295337A (ja) モニタルーチン制御移行方式
JPH05204710A (ja) イベントトレース装置
JPH01189732A (ja) タスク起動制御方法
JPH04107745A (ja) インサーキット・エミュレータ
JPH01300364A (ja) マルチプロセッサ方式
JPS61267833A (ja) マイクロコンピユ−タのインストラクシヨンセツト構成方式
JPH0358115A (ja) 自動キー入力装置
JPS62245468A (ja) リアルタイムオンラインプログラムのシステム生成方式
JPH0282318A (ja) 浮動小数点演算装置
JPS62174865A (ja) 複数cpuシステム
JPH02133859A (ja) マルチタスク制御方式