JPS61214455A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPS61214455A JPS61214455A JP60057348A JP5734885A JPS61214455A JP S61214455 A JPS61214455 A JP S61214455A JP 60057348 A JP60057348 A JP 60057348A JP 5734885 A JP5734885 A JP 5734885A JP S61214455 A JPS61214455 A JP S61214455A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- low melting
- semiconductor chip
- metallic plate
- point solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体チップから発生する熱による悪影響
をなくした混成集積回路装置に関するものである。
をなくした混成集積回路装置に関するものである。
従来、高出力の性能を要求される混成集積回路装置の構
造は、第２図（ａ）、 （ｂ）Ｋ示すようＫ。
造は、第２図（ａ）、 （ｂ）Ｋ示すようＫ。
放熱のための金属板（一般には銅を使用、メッキ仕様は
省略）１の上に、半導体チップ４を搭載した熱伝導性の
絶縁性基板（一般にはＢｅＯ） ２と、周辺回路形成用
の絶縁性基板（一般にはＡ Ｉ １０Ｂ ）３とを、融
点が約１８０℃以下のｐｂ−ｓ１系の低融点半田６にて
接合した構造となっている。なお、５は前記半導体チッ
プ４の電極と、絶縁性基板２上の電極とを接続した金属
細線である。
省略）１の上に、半導体チップ４を搭載した熱伝導性の
絶縁性基板（一般にはＢｅＯ） ２と、周辺回路形成用
の絶縁性基板（一般にはＡ Ｉ １０Ｂ ）３とを、融
点が約１８０℃以下のｐｂ−ｓ１系の低融点半田６にて
接合した構造となっている。なお、５は前記半導体チッ
プ４の電極と、絶縁性基板２上の電極とを接続した金属
細線である。
このような構造においては、娼出カの半導体チップ４か
ら発生する熱損失のため、熱伝導性の絶縁性基板２と金
属板１とを接合しているＰｂ −Ｓｎ・ 系の低融点半
田６に悪影響を及ぼし、最終的には半田クランク、界面
はく離等に至ることが環境試験により判明している。
ら発生する熱損失のため、熱伝導性の絶縁性基板２と金
属板１とを接合しているＰｂ −Ｓｎ・ 系の低融点半
田６に悪影響を及ぼし、最終的には半田クランク、界面
はく離等に至ることが環境試験により判明している。
このため、製品の用途として使用環境が非常に厳しい場
合や、宇宙用等のように高信頼度を要求される場合多大
の問題点があった。
合や、宇宙用等のように高信頼度を要求される場合多大
の問題点があった。
この発明は、このような問題点を解消するためｋなされ
たもので、高信頼性の混成果槓回路装置を提供するもの
である。
たもので、高信頼性の混成果槓回路装置を提供するもの
である。
この発明に係る混成集積回路装置は、半導体チップを搭
載した絶縁性基板を接合するろう材ＫＡｇ−Ｃｕろ５材
を用い、周辺回路形成用の絶縁性基板を接合するろう材
１ｃ Ｐｂ −Ｓｎ系の低融点半田を用いたものである
。
載した絶縁性基板を接合するろう材ＫＡｇ−Ｃｕろ５材
を用い、周辺回路形成用の絶縁性基板を接合するろう材
１ｃ Ｐｂ −Ｓｎ系の低融点半田を用いたものである
。
この発明においては、半導体チップから発生する熱損失
のために％Ｐｂ −Ｓｎ系の低融点半田に熱による悪影
響を与えることがない。
のために％Ｐｂ −Ｓｎ系の低融点半田に熱による悪影
響を与えることがない。
第１図（ａ）、 （ｂ）はこの発明の一実施例を示す
混成集積回路装置の平面図およびＡ−Ａ娠忙よる断面図
である。この発明の特徴は、熱伝導性の絶縁性基板２と
金属板１の接合材をＡｇ −Ｃｕろ５材７によって接合
し、周辺回路形成用の１１８縁性基板３と金属板１との
接合は基板われ防止のため、従来どおりのＰｂ−８ｎ系
の低融点半田６を採用したことである。
混成集積回路装置の平面図およびＡ−Ａ娠忙よる断面図
である。この発明の特徴は、熱伝導性の絶縁性基板２と
金属板１の接合材をＡｇ −Ｃｕろ５材７によって接合
し、周辺回路形成用の１１８縁性基板３と金属板１との
接合は基板われ防止のため、従来どおりのＰｂ−８ｎ系
の低融点半田６を採用したことである。
すなわち、第１図（ａ）、 （ｂ）に示すように、放
熱用の金属板１上に半導体チップ４が搭載された熱伝導
性の絶縁性基板２を金属板１０所定部分を突出させた凸
部１ａ上にＡｇ−Ｃｕろう材７により接合し、周辺回路
形成用の絶縁性４叡３を従来と同様ＫＰｂ−８ｎ系の低
融点半田６を使用しズ接合したものである。
熱用の金属板１上に半導体チップ４が搭載された熱伝導
性の絶縁性基板２を金属板１０所定部分を突出させた凸
部１ａ上にＡｇ−Ｃｕろう材７により接合し、周辺回路
形成用の絶縁性４叡３を従来と同様ＫＰｂ−８ｎ系の低
融点半田６を使用しズ接合したものである。
上記のような構造の採用により、第１表のようなパラメ
ータを持つ混成集積回路装置くおいて、ヒートショック
テスト（−４０℃〜＋１２５℃、各３０＋）の結果、従
来の構造の混成集積回路装置は、約２００サイクルにて
不良発生の可能性を持つが、この発明による構造のもの
は、１０００サイクルをクリアする結果を得ている。
ータを持つ混成集積回路装置くおいて、ヒートショック
テスト（−４０℃〜＋１２５℃、各３０＋）の結果、従
来の構造の混成集積回路装置は、約２００サイクルにて
不良発生の可能性を持つが、この発明による構造のもの
は、１０００サイクルをクリアする結果を得ている。
第 １ 表
〔発明の効果〕
この発明は以上説明したとおり、半導体チップが搭載さ
れた絶縁性基板を放熱のための金属板にＡｇ −Ｃｕろ
５材を用い″Ｃ接合し、周辺回路形成用の絶縁性基板を
Ｐｂ −Ｓｎ系の低融点半田を用いて接合したので、半
導体チップから発生される熱による悪影響を低融点半田
に与えることがな（なり、高信頼性の高出力混成系、積
回路装置の提供がｃｑ能となる利点が得られる。
れた絶縁性基板を放熱のための金属板にＡｇ −Ｃｕろ
５材を用い″Ｃ接合し、周辺回路形成用の絶縁性基板を
Ｐｂ −Ｓｎ系の低融点半田を用いて接合したので、半
導体チップから発生される熱による悪影響を低融点半田
に与えることがな（なり、高信頼性の高出力混成系、積
回路装置の提供がｃｑ能となる利点が得られる。
ａ４１図（ａ）、 （ｂ）はこの発明の一実施例を示
す混成集積回路装置の平面図およびＡ−Ａ’ｌＲ面図、
第２図（ａ）、 （ｂ）は従来の混成集積回路装置を
示す平面図およびＢ−８断面図である０ 図において、１は金属板、２は熱伝導性の絶縁性基板、
３は周辺回路形成用の絶縁性基板、４は半導体チップ、
５は金属細線、６はＰｂ７Ｓｎ系の低融点半田、７はＡ
ｇ −Ｃｕろ５材である。 なお、各図中の同一符号は同一または相当部分な示す◎ 第１図 （ａ） ７’Ａｇ−Ｃｕろう材
す混成集積回路装置の平面図およびＡ−Ａ’ｌＲ面図、
第２図（ａ）、 （ｂ）は従来の混成集積回路装置を
示す平面図およびＢ−８断面図である０ 図において、１は金属板、２は熱伝導性の絶縁性基板、
３は周辺回路形成用の絶縁性基板、４は半導体チップ、
５は金属細線、６はＰｂ７Ｓｎ系の低融点半田、７はＡ
ｇ −Ｃｕろ５材である。 なお、各図中の同一符号は同一または相当部分な示す◎ 第１図 （ａ） ７’Ａｇ−Ｃｕろう材
Claims (1)
- 放熱のための金属板の上に半導体チツプがそれぞれ搭
載される所要数の熱伝導性の絶縁性基板と、周辺回路形
成用の所要数の絶縁性基板を接合した混成集積回路装置
において、前記半導体チツプが搭載される絶縁性基板を
Ａｇ−Ｃｕろう材によりそれぞれ接合し、前記周辺回路
形成用の絶縁性基板を低融点半田にてそれぞれ接合した
ことを特徴とする混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60057348A JPS61214455A (ja) | 1985-03-19 | 1985-03-19 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60057348A JPS61214455A (ja) | 1985-03-19 | 1985-03-19 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61214455A true JPS61214455A (ja) | 1986-09-24 |
Family
ID=13053067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60057348A Pending JPS61214455A (ja) | 1985-03-19 | 1985-03-19 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61214455A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0637076A2 (en) * | 1993-07-29 | 1995-02-01 | Motorola, Inc. | Electronic circuit assembly with improved heatsinking |
-
1985
- 1985-03-19 JP JP60057348A patent/JPS61214455A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0637076A2 (en) * | 1993-07-29 | 1995-02-01 | Motorola, Inc. | Electronic circuit assembly with improved heatsinking |
| EP0637076A3 (en) * | 1993-07-29 | 1995-08-30 | Motorola Inc | Electronic circuit arrangement with improved heat dissipation. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63246851A (ja) | 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法 | |
| JPS62202548A (ja) | 半導体装置 | |
| JPS622587A (ja) | ハイパワ−用混成集積回路 | |
| JPH03195053A (ja) | インバータ装置 | |
| JPS61214455A (ja) | 混成集積回路装置 | |
| JP2003318330A (ja) | セラミック回路基板 | |
| KR0183010B1 (ko) | 반도체장치 | |
| JP2007042848A (ja) | 配線基板、電気素子装置並びに複合基板 | |
| JPH0666362B2 (ja) | フィルムキャリアテープ | |
| JP2014187180A (ja) | 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール | |
| JPH0358537B2 (ja) | ||
| JPH0278265A (ja) | リードフレームおよびそのリードフレームを使用した複合半導体装置 | |
| JPS63155734A (ja) | 半導体チツプの実装方法 | |
| JPS6276588A (ja) | 混成集積回路装置 | |
| JPH0572751B2 (ja) | ||
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JPH0319258Y2 (ja) | ||
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JPH01100957A (ja) | ハイブリッドｉｃ | |
| JP2570889B2 (ja) | Ｌｓｉ用ケース | |
| JPH01215027A (ja) | 金属ベースはんだ付部の構造 | |
| JPS6126224B2 (ja) | ||
| JPS63308944A (ja) | 半導体装置 | |
| JPS6236385B2 (ja) | ||
| JPH11195725A (ja) | 半導体装置およびその製造方法 |