JPS61214447A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61214447A JPS61214447A JP5735585A JP5735585A JPS61214447A JP S61214447 A JPS61214447 A JP S61214447A JP 5735585 A JP5735585 A JP 5735585A JP 5735585 A JP5735585 A JP 5735585A JP S61214447 A JPS61214447 A JP S61214447A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- insulating film
- isolation
- mask
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に係り、特ＫＭＯ８
Ｗ半導体集積回路装置ｉＫおけるトランジスタの分離方
法Ｖｃ関するものである。
Ｗ半導体集積回路装置ｉＫおけるトランジスタの分離方
法Ｖｃ関するものである。
第３図（ａ）、（ｂ）は従来のＭＯ８！１半導体集積回
路装置において広（用いられているトランジスタの分離
方法を説明する図である。第３図において、１はゲート
電極、２は前記ゲー）ｔｆｆｌｌ’＆マスクとして形成
された不純物拡散層（ソース・ドレイン］、３はトラン
ジスタ分離のための絶縁膜、４は半導体基板である。な
お、図中においてゲート絶縁膜は省略した。
路装置において広（用いられているトランジスタの分離
方法を説明する図である。第３図において、１はゲート
電極、２は前記ゲー）ｔｆｆｌｌ’＆マスクとして形成
された不純物拡散層（ソース・ドレイン］、３はトラン
ジスタ分離のための絶縁膜、４は半導体基板である。な
お、図中においてゲート絶縁膜は省略した。
次に製造方法について説明する。半導体基板４上に分離
用の絶縁膜３Ｙ形成した後、素子活性領域にゲート絶縁
膜およびゲート電極１を形成した後、ゲート電極１およ
び絶縁膜３をマスクとして不純物拡散層２を形成する。
用の絶縁膜３Ｙ形成した後、素子活性領域にゲート絶縁
膜およびゲート電極１を形成した後、ゲート電極１およ
び絶縁膜３をマスクとして不純物拡散層２を形成する。
上記のような従来のトランジスタの分離方法では、分離
のために広い余地を特徴とする特に分離用の絶縁膜３の
縁には鳥のくちばし状のくい込み、いわゆるバーズ・ピ
ークが生じ、この部分の占有面積が大きいため集積化の
大きな障害となりていた。
のために広い余地を特徴とする特に分離用の絶縁膜３の
縁には鳥のくちばし状のくい込み、いわゆるバーズ・ピ
ークが生じ、この部分の占有面積が大きいため集積化の
大きな障害となりていた。
また分離用の絶縁膜３の形成後忙ゲート電極１を形成す
るので、マスク合わせの余裕のための面積も必要であっ
た。
るので、マスク合わせの余裕のための面積も必要であっ
た。
この発明は、上記のような問題点を解消するため忙なさ
れＫもので、隣接するトランジスタの分離をより小さな
占有面積で実現できる半導体装置の製造方法を得ること
を目的とする。
れＫもので、隣接するトランジスタの分離をより小さな
占有面積で実現できる半導体装置の製造方法を得ること
を目的とする。
この発１ｊｌｊＫ係る半導体装置の製造方法は、ゲート
電極の側壁を利用してトランジスタ間の分離を行うもの
である。
電極の側壁を利用してトランジスタ間の分離を行うもの
である。
この発明忙おけるゲート電極の側壁は、隣接するトラン
ジスタのゲート電極を電気的に絶縁するとともに、不純
物拡散層形成の際のマスクとなって隣接するトランジス
タを分離する。
ジスタのゲート電極を電気的に絶縁するとともに、不純
物拡散層形成の際のマスクとなって隣接するトランジス
タを分離する。
第１図（ａ）、（ｂ）はこの発明の一実施例を説明する
平面図およびＡ−Ａ断面図である。この図において、１
はゲート電極、２は不純物拡散層（ソース・ドレイン）
、４は半導体基板、５はゲート電極側壁を利用して形成
された分離用の絶縁膜、５ａは分離用不純物層である。
平面図およびＡ−Ａ断面図である。この図において、１
はゲート電極、２は不純物拡散層（ソース・ドレイン）
、４は半導体基板、５はゲート電極側壁を利用して形成
された分離用の絶縁膜、５ａは分離用不純物層である。
次に！ｌｌ！造方法を第２図に基づいて説明する。第２
図（ａ）〜（ｄ） ４文この発明の製造過程を示すもの
で、（１）の各図は平面図であり、（Ｉ）の各図は断面
図である。まず、第２図（ａ）のよ５に、半導体基板４
上の素子活性領域にゲート電極１を形成し、このダート
電極１ｖマスクとして分離用不純物層５ａを形成し、そ
の上を分離用の絶縁膜５で覆って牛血化する。次Ｋｍ２
図（ｂ）のよ５に、異方性エツチングによりゲート電極
１上に堆積した絶縁膜Ｓｔ−取除き１両ゲート電極１間
忙はさまれた絶縁膜５のみ′％：残す。次に第２図（ｃ
）のように、ゲート電極１を可変パターニングし所定形
状とする。
図（ａ）〜（ｄ） ４文この発明の製造過程を示すもの
で、（１）の各図は平面図であり、（Ｉ）の各図は断面
図である。まず、第２図（ａ）のよ５に、半導体基板４
上の素子活性領域にゲート電極１を形成し、このダート
電極１ｖマスクとして分離用不純物層５ａを形成し、そ
の上を分離用の絶縁膜５で覆って牛血化する。次Ｋｍ２
図（ｂ）のよ５に、異方性エツチングによりゲート電極
１上に堆積した絶縁膜Ｓｔ−取除き１両ゲート電極１間
忙はさまれた絶縁膜５のみ′％：残す。次に第２図（ｃ
）のように、ゲート電極１を可変パターニングし所定形
状とする。
最後に、第２図（ｄ）のようｋ、不純物拡散層２ン形成
するが、ゲート劃１のみでな（絶縁膜５もマスクとして
作用するので、第１図に示すような形状の不純物拡散層
２が得られる。
するが、ゲート劃１のみでな（絶縁膜５もマスクとして
作用するので、第１図に示すような形状の不純物拡散層
２が得られる。
なお、上記実施例では、ゲート電極側壁を利用して形成
した分離用の絶縁膜５と、その下に形成された分離用不
純物層Ｓ＆によって隣接するトランジスタ？分離してい
るが、ゲート電極１′ｌｊｔパターニングした時点で同
じレジストのままゲート絶縁膜および半導体基板４をエ
ツチングし、自己整合的に分離用＃ｌｔ形成した上で上
記の製造方法を行ってもよい。この場合は、分離用溝忙
よる分離と、さら忙その下に形成された分離用不純物層
５ａとゲート電極側壁によって、より確実な分離が実現
できる。
した分離用の絶縁膜５と、その下に形成された分離用不
純物層Ｓ＆によって隣接するトランジスタ？分離してい
るが、ゲート電極１′ｌｊｔパターニングした時点で同
じレジストのままゲート絶縁膜および半導体基板４をエ
ツチングし、自己整合的に分離用＃ｌｔ形成した上で上
記の製造方法を行ってもよい。この場合は、分離用溝忙
よる分離と、さら忙その下に形成された分離用不純物層
５ａとゲート電極側壁によって、より確実な分離が実現
できる。
この発明は以上説明したとおり、隣接するトランジスタ
のゲート電極をマスクとして分離用不純物層を形成し、
その上を分離用の絶縁膜を除去してダート電極の側壁間
忙はさまれた絶縁膜のみを残し、次いでゲート電極を所
定の形状にパターニングしに後、ソース・ドレインとな
る不純物拡散層χ形成するよう忙したので、隣接するト
ランジスタの分＊Ｗ狭い領域で実現できるとともに、バ
ーズ・ピークの生ずることもない半導体装置の製造方法
が得られる効果がある。
のゲート電極をマスクとして分離用不純物層を形成し、
その上を分離用の絶縁膜を除去してダート電極の側壁間
忙はさまれた絶縁膜のみを残し、次いでゲート電極を所
定の形状にパターニングしに後、ソース・ドレインとな
る不純物拡散層χ形成するよう忙したので、隣接するト
ランジスタの分＊Ｗ狭い領域で実現できるとともに、バ
ーズ・ピークの生ずることもない半導体装置の製造方法
が得られる効果がある。
第１図（ａ）、（ｂ）はこの発明の一実施例を示す半導
体装置の平面図および断面図、第２図（ａ）〜（ｄ）は
この発明の一実施例の製造工程を示す図で、（１１の各
図は平面図、（冨）の各図は断面図、［３囚（ａ）。 （ｂ）は従来の半導体装置の平面図および断面図である
。 図忙おいて、１はゲート電極、２は不純物拡散層（ソー
ス・ドレイ／）、４は半導体基板、５は分離用の絶縁膜
、５ａは分離用不純物層である。 代理人 大岩増雄 （外２名） 第１図 １ ニゲニドを主版 ５：分−Ｅ哨のオか刹す漠 ５ａ：り）頗１引）Ｆ身（柴し１ 第３図 第
体装置の平面図および断面図、第２図（ａ）〜（ｄ）は
この発明の一実施例の製造工程を示す図で、（１１の各
図は平面図、（冨）の各図は断面図、［３囚（ａ）。 （ｂ）は従来の半導体装置の平面図および断面図である
。 図忙おいて、１はゲート電極、２は不純物拡散層（ソー
ス・ドレイ／）、４は半導体基板、５は分離用の絶縁膜
、５ａは分離用不純物層である。 代理人 大岩増雄 （外２名） 第１図 １ ニゲニドを主版 ５：分−Ｅ哨のオか刹す漠 ５ａ：り）頗１引）Ｆ身（柴し１ 第３図 第
Claims (1)
- 半導体基板上に形成された隣接するトランジスタのゲー
ト電極の側壁部にはさまれた部分の前記半導体基板に、
前記ゲート電極をマスクとして分離用不純物層を形成し
た後、全面に分離用の絶縁膜を形成し、前記側壁部には
さまれた部分の分離用の絶縁膜のみを残して他の分離用
の絶縁膜を除去し、次いで前記ゲート電極を所定の形状
にパターニングした後、前記ゲート電極および分離用の
絶縁膜をマスクとしてソース・ドレインとなる不純物拡
散層を形成することを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60057355A JPH0783044B2 (ja) | 1985-03-19 | 1985-03-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60057355A JPH0783044B2 (ja) | 1985-03-19 | 1985-03-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61214447A true JPS61214447A (ja) | 1986-09-24 |
| JPH0783044B2 JPH0783044B2 (ja) | 1995-09-06 |
Family
ID=13053266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60057355A Expired - Lifetime JPH0783044B2 (ja) | 1985-03-19 | 1985-03-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783044B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54137982A (en) * | 1978-04-19 | 1979-10-26 | Hitachi Ltd | Semiconductor device and its manufacture |
-
1985
- 1985-03-19 JP JP60057355A patent/JPH0783044B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54137982A (en) * | 1978-04-19 | 1979-10-26 | Hitachi Ltd | Semiconductor device and its manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0783044B2 (ja) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5614762A (en) | Field effect transistors having comb-shaped electrode assemblies | |
| JP3229665B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH02306666A (ja) | 半導体装置およびその製造方法 | |
| JPS61214447A (ja) | 半導体装置の製造方法 | |
| JPH0573273B2 (ja) | ||
| JP2633061B2 (ja) | 半導体装置の製造方法 | |
| JPS58116763A (ja) | Ｍｏｓ型ｒｏｍ | |
| JPS6252474B2 (ja) | ||
| JPH0429357A (ja) | 半導体装置の製造方法 | |
| JPS62123772A (ja) | 電界効果型トランジスタ | |
| JPH0218940A (ja) | 半導体装置の製造方法 | |
| JPS63252483A (ja) | 半導体装置の製造方法 | |
| JPH04221855A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPS60117641A (ja) | 半導体装置の製造方法 | |
| JPH0475389A (ja) | 半導体装置およびその製造方法 | |
| JPS58178570A (ja) | 半導体装置 | |
| JPH0682688B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0442970A (ja) | 半導体装置およびその製造方法 | |
| JPS63228735A (ja) | 半導体装置の製造方法 | |
| JPH08181206A (ja) | 二重層用の相互接続構造 | |
| JPH02246372A (ja) | 半導体装置とその製造方法 | |
| JPS61168252A (ja) | 半導体装置及びその製造方法 | |
| JPS59137B2 (ja) | Ｍｉｓ電界効果型トランジスタの製法 | |
| KR970018671A (ko) | 이중 버어티칼(Double Vertical) 트랜지스터 및 그 제조방법 | |
| JPS6352444A (ja) | 半導体集積回路装置とその製造方法 |