JPS6120903B2 - - Google Patents

Info

Publication number
JPS6120903B2
JPS6120903B2 JP54052665A JP5266579A JPS6120903B2 JP S6120903 B2 JPS6120903 B2 JP S6120903B2 JP 54052665 A JP54052665 A JP 54052665A JP 5266579 A JP5266579 A JP 5266579A JP S6120903 B2 JPS6120903 B2 JP S6120903B2
Authority
JP
Japan
Prior art keywords
processor
data
processing
program
data transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54052665A
Other languages
English (en)
Other versions
JPS55146559A (en
Inventor
Tomoji Nukyama
Junichi Iwasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5266579A priority Critical patent/JPS55146559A/ja
Publication of JPS55146559A publication Critical patent/JPS55146559A/ja
Publication of JPS6120903B2 publication Critical patent/JPS6120903B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Microcomputers (AREA)

Description

【発明の詳細な説明】 本発明はデータ処理装置特に単一チツプ上に複
数個のプロセツサを有する1チツプマルチプロセ
ツサ形式のデータ処理装置に関する。
通常マイクロプロセツサは1チツプ上に演算
部、入出力制御部とともに、制御用プログラムを
格納する記憶部(ROM:リードオンリーメモ
リ)を有しており、このROMを順次アドレス指
定することより読み出される前記制御用プログラ
ムに基いて所定のデータ処理を実行する機能を有
している。これは所謂1チツプマイクロプロセツ
サと呼ばれるもので、チツプ内でプログラム処理
を遂行できる点で有用である。最近では、この1
チツプマイクロプロセツサを複数個共通バス接続
することにより、マルチプロセツサシステムを構
成し、プログラム処理の高速化、円滑化を計つて
いる。
即ち、各1チツププロセツサに夫々異なつた制
御用プログラムを書き込んでおくことにより、異
なつた処理機能を持たせ、これらを複数個組み合
わせて1つのシステムを構成するマルチプロセツ
サシステムでは処理内容に応じて使用されるプロ
セツサを自由に選択できるため、様々な処理に対
応することができ、汎用性のあるプロセツサシス
テムとして動作せしめることができる。この様に
各プロセツサ毎に特定の処理機能が割り当てられ
ているシステムでは、一連のプログラム処理を実
行する上で、必ず各プロセツサ間でのデータ転送
が行なわれる。この場合、指定されたプロセツサ
Bへデータを転送したプロセツサAは、すぐ次の
処理に移れる場合と、そうでない場合即ちプロセ
ツサBの状態に合わせて次の処理が決定されるよ
うな場合とがある。例えば、プロセツサAが処理
したデータを判断してその判断結果によつて次に
処理すべきプログラムが決定される場合、前記判
断手段がプロセツサBに設けられているような
時、あるいはプロセツサBに転送したデータが確
実にプロセツサBに書き込まれたは否かをチエツ
クしなければならない時、あるいはデータ転送に
おいて両プロセツサ間で同期をとらなければなら
ない時にプロセツサBがデータを受け取れる状態
になるまで待たなければならない時等々である。
更に、処理の都合上他のプロセツサからデータを
供給しなければならない時等も、プロセツサAは
処理を一時中断しなければならない。この様に、
プロセツサAが自身の処理を一時中断しなければ
ならない時、従来のマルチプロセツサシステムで
は、プロセツサAの処理を中断する命令を外部か
ら与えてやるか、あるいはプログラムA内で自ら
作り出していた。従つて、プロセツサAに処理の
中断を実行させるまでに、中断命令を受け取つた
り、又それを解読したりするための機能や時間を
必要としていた。
一方、データを転送した後は、対象とする他の
プロセツサからの受け取り信号を入力することに
よつて、データ転送処理の終了を知り、現在中断
中の状態を解除するための命令をROM等から読
み出し、プロセツサ内の各機能を初期値に設定し
て次の命令実行に移るという過程を取つていた。
従つて、データ転送に係る前と後とでは必ず中
断命令及びその解除命令を読み出しこれらを実行
しなければならず、そのために処理速度を低下せ
しめていた。
本発明の目的は、上記欠点に鑑みなされたもの
で、データ転送に伴う処理を極めて高速化したデ
ータ処理装置を提供することにある。
本発明によれば、1チツプマルチプロセツサの
うち少なくとも1つのプロセツサはそのプロセツ
サがデータを送る場合あるいは受け取る場合に、
処理の中断を必要とするようなプログラムを実行
する際、そのプログラムによつて自動的に処理機
能が停止されるような手段と、更にデータ転送を
行なう相手のプロセツサにより直接停止状態が解
除されるような手段とを設けることにより、プロ
セツサ動作の中断及びその解除を実行せしめるよ
うな特別の命令をプロセツサ内で実行することな
く、一連のプログラム処理の途中で容易に停止処
理を実行することができ、かつ、データ転送が終
了すると同時に、停止状態が解除され、データ転
送に基づく処理が円滑にかつ高速に遂行できる。
以下、図面を参照して本発明のデータ処理装置
の一実施例を詳細に説明する。
第1図は1チツプ10上に互いに異なる処理機
能を有する2個のプロセツサA,Bを有する1チ
ツプデユアルプロセツサのブロツク図で、各プロ
セツサは個々に有するROMに格納されている制
御プログラムによつて処理機能が割り当てられて
いる。更にこれら両プロセツサはデータの送受信
用のレジスタ3,4を夫々有しており、これらレ
ジスタ3,4はチツプ上に配設された双方向性デ
ータバス5により相互接続されてる。一方、プロ
セツサAはプロセツサBに対して、データ転送の
要求を行なうリクエスト要求信号1を送りその返
答としてアクノレツジ(応答)信号2を受け取
る。更にプロセツサAは処理の一時中断を制御す
る停止制御回路6を有している。この停止制御回
路6は、プロセツサAが与えられたプログラムに
対してROM内の制御プログラムに基づいて処理
を施こし、しかる後、次に行なうべき処理が決定
されない場合(割り込み要求が入力された場合も
含む)に、プロセツサAを一時停止状態にする機
能を有する回路である。この一時停止手段として
は、プロセツサAのマシンサイクルを停止した
り、所定の期間遅延したり或いは特殊なマシンサ
イクル即ちプロセツサが全く処理を行なわないウ
エイトサイクルに設定する等、様々な停止手段で
よい。ここでマシンサイクルとは一命令を実行す
る期間を設定するもので、プロセツサはこのマシ
ンサイクル中の各ステータスタイミングでタイミ
ング制御されつつプログラムの処理を実行してい
る。
かかる第1図に示した1チツプデユアルプロセ
ツサの動作を以下に説明する。
プロセツサA,Bは各々自身の制御プログラム
で設定された制御方式に基づいて独自にプログラ
ム処理を実行する。今、プロセツサAが自己の処
理の都合上データをプロセツサBに送らなければ
ならず、かつ送つてしまうまで次の処理が実行で
きないようなハンドシエイク方式のプログラムを
実行している場合、プロセツサAは送信用のデー
タをレジスタ3に設定し、ROMからのデータ転
送命令に基づいてデータ転送要求信号1をプロセ
ツサBに送る。同時に、プロセツサAは前記デー
タ転送命令に基づいて停止制御回路6を駆動して
停止動作に入る。ここで、本実施例のプロセツサ
は停止命令を特別に読み出してそれを実行するこ
となく、即刻停止状態に入ることができる。一
方、プロセツサBはAからの要求信号1を受けて
データバス5を通してレジスタ3からのデータを
レジスタ4へ書き込むと、転送終了を示す応答信
号2をプロセツサAへ送り、この応答信号2によ
つて直接プロセツサAの停止状態を解除する。従
つて、プロセツサAは自身で停止状態を解除する
処理を行なうことなく次のプログラムを実行でき
る。
更、プロセツサAがプロセツサBからデータを
受け取る場合、プロセツサAはデータ受信命令に
基いてBにデータ転送要求信号1を出すととも
に、同時にその命令で停止制御回路6を駆動して
停止状態となる。一方、プロセツサBは要求信号
1を受けて要求されたデータをレジスタ3へ送
り、応答信号2を出力してプロセツサAの停止状
態を能動的に解除する。これにより、プロセツサ
Aはレジスタ3に入力されたデータに対して即刻
次の処理を施こすことができる。
更に、プロセツサAがプログラム処理中に得ら
れたデータにより、後に行なうべき処理が複数通
りあり、そのデータの判断をプロセツサBに依頼
する場合、データ判断命令に基いてデータ転送要
求信号1をプロセツサBに送り、判断用データを
レジスタ4へ送るとともに、同時に停止状態とな
る。プロセツサBはレジスタ4から判断用データ
を読み出し制御プログラムに基いてデータを判断
し、その結果をレジスタ3へ送るとともに応答信
号2を出力してプロセツサAの停止状態を解除す
る。この場合、プロセツサAはプロセツサBから
停止状態を解除されるまで停止し続ける。
この様に複数個のプロセツサを同一チツプ上に
形成することによつて、端子の制約を受けること
なく各プロセツサ間で自由にデータ転送を実行で
きるとともに、プロセツサは1つのプログラムを
処理した後、次のプログラム処理が決定されてい
ない場合、例えばデータ転送命令等がROMから
読み出された場合には、その命令を解読したりあ
るいは実行したりして他のプロセツサにデータ転
送要求信号1を出力するとともに、その命令で自
身の処理動作を停止状態とする。一方、データを
受け取つたプロセツサはその確認信号として応答
信号2をプロセツサAに返しプロセツサAの停止
状態を解除する。従つて、プロセツサAはデータ
転送に際して一端自身を停止させる命令をコマン
ドとして作り出しあるいは他から与えられること
によつて、その命令を解読実行して初めて停止状
態に入るという特定のプログラム処理なしに、自
身のROMから一連のプログラム処理時に読み出
される制御プログラムの中のデータ転送用制御プ
ログラムで、データ転送要求信号の出力と停止動
作との両方を行なうことができ、かつ停止状態の
解除は他のプロセツサによつて制御されるため停
止解除用の特定の命令に基づく処理ルーチンを判
断実行することなく、次のプログラム処理を開始
することができる。このため、1チツプマルチプ
ロセツサとして極めて高速のデータ処理を行なう
ことができる。又、他のプロセツサによつて一時
中断の状態を解除してもらうので、データ転送の
確実性が保護されるとともに、一連のプログラム
処理をあたかも1個のプロセツサで実行している
かのように、複数のプロセツサで実行できる。こ
れは各プロセツサ間でデータ転送(インターフエ
イス)を行なう場合中断命令や解除命令を必要と
することなく、1個のプロセツサが自身の内部バ
スを用いてデータ転送を行なうのと実質的に等し
い転送処理が実行できるからである。
尚、本実施例で使用した制御用プログラムと
は、マイクロプログラムであつても、又機械語に
近いプログラムであつてもよく、要はそのプログ
ラム指令に基いてソフトウエアにより与えられる
処理用プログラムを処理できるものでプロセツサ
が自身で有しているものであればよい。更に停止
制御回路6はチツプ上に形成される全てのプロセ
ツサが有していても、その一部のプロセツサのみ
が有していても本発明の効果が得られることは明
らかである。
【図面の簡単な説明】
第1図は本発明のデータ処理装置の一実施例を
示すブロツク図である。 1…データ転送要求信号、2…応答信号、3,
4…レジスタ、5…共通バス、6…停止制御回
路、10…チツプ、A,B…プロセツサ。

Claims (1)

  1. 【特許請求の範囲】 1 制御用プログラム格納部と、この制御用プロ
    グラムに基き、所定の処理を実行する実行部とを
    含む処理装置を複数個有するデータ処理装置にお
    いて、前記複数個の処理装置のうち少なくとも1
    つの処理装置は、前記処理の実行を停止せしめる
    手段と、他の処理装置からの信号により前記停止
    の状態を解除する手段とを有することを特徴とす
    るデータ処理装置。 2 前記複数個の処理装置は同一チツプ上に形成
    されることを特徴とする特許請求の範囲第1項記
    載のデータ処理装置。
JP5266579A 1979-04-27 1979-04-27 Data processing unit Granted JPS55146559A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5266579A JPS55146559A (en) 1979-04-27 1979-04-27 Data processing unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5266579A JPS55146559A (en) 1979-04-27 1979-04-27 Data processing unit

Publications (2)

Publication Number Publication Date
JPS55146559A JPS55146559A (en) 1980-11-14
JPS6120903B2 true JPS6120903B2 (ja) 1986-05-24

Family

ID=12921157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5266579A Granted JPS55146559A (en) 1979-04-27 1979-04-27 Data processing unit

Country Status (1)

Country Link
JP (1) JPS55146559A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6338702A (ja) * 1986-07-31 1988-02-19 Mitsubishi Heavy Ind Ltd 負荷感応を有する遠隔操作式油圧制御装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62168260A (ja) * 1986-01-20 1987-07-24 Mitsubishi Electric Corp ワンチツプマイクロコンピユ−タ
JPS6341970A (ja) * 1986-08-07 1988-02-23 Sanyo Electric Co Ltd マイクロコンピユ−タシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6338702A (ja) * 1986-07-31 1988-02-19 Mitsubishi Heavy Ind Ltd 負荷感応を有する遠隔操作式油圧制御装置

Also Published As

Publication number Publication date
JPS55146559A (en) 1980-11-14

Similar Documents

Publication Publication Date Title
US4737932A (en) Processor
JPH0679307B2 (ja) コプロセッサの並行動作制御方式
US5341495A (en) Bus controller having state machine for translating commands and controlling accesses from system bus to synchronous bus having different bus protocols
JPH0530112A (ja) デイジタル信号処理システムの制御方法
JPS6120903B2 (ja)
JPS6227837A (ja) 主記憶アクセス方式
JP3187117B2 (ja) マルチプロセッサ内蔵1チップマイクロコンピュータ
JP2607073B2 (ja) 演算処理装置
JPH0357053A (ja) 通信処理装置のダウンロード制御方式
JPS63155254A (ja) 情報処理装置
JP2550708B2 (ja) デバッグ方式
JP2559165B2 (ja) マルチプロセッサシステム
JPH01316851A (ja) チャネル制御方式
JPS6127790B2 (ja)
JP2503287B2 (ja) 生存確認機能を持つ複合計算機
JP3365419B2 (ja) バス調停方法
JP2572821B2 (ja) 命令再実行による演算処理方式
JPS62208155A (ja) マルチプロセツサシステム
JPS58146925A (ja) マイクロプロセツサのダイレクトメモリアクセス方式
JPH0690698B2 (ja) チャネル装置制御方式
JPS6252900B2 (ja)
JPH0713814B2 (ja) バス制御方式
JPS6215903B2 (ja)
JPH0424733B2 (ja)
JPH05342026A (ja) マルチプロセッサ装置及びその同期制御方式