JPS61208922A - Ｃｍｏｓによる多値論理回路の多値論理出力回路構成 - Google Patents
Ｃｍｏｓによる多値論理回路の多値論理出力回路構成Info
- Publication number
- JPS61208922A JPS61208922A JP60049575A JP4957585A JPS61208922A JP S61208922 A JPS61208922 A JP S61208922A JP 60049575 A JP60049575 A JP 60049575A JP 4957585 A JP4957585 A JP 4957585A JP S61208922 A JPS61208922 A JP S61208922A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- value
- logical
- level
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の分野
本発明は、０ＭＯ８を二よる多値論理回路の多値論理出
力口Ｗ＆構成に関する。
力口Ｗ＆構成に関する。
先行技術
一般（；２値論理回路と呼ばれているものは、論理変数
をＸ、Ｙ、・・・などで表わせば、それ等は夫々０．１
の２つの論理値の何れかをとりうるちのと定め、それ等
０．１の論理値ζ二それぞれ例えば低電圧ＣＬ）および
高電圧（ｆｆ）を対応させて論理演算（論理和（ＺＶＹ
）、論理積（ＸΔＹ）、否定ＣＸ）など）を行わせるよ
うＣ二構成されている〇このような２値論理回路楓二お
いては回路の入力あるいは出力端子の表現しうる情報量
は０．１の２／Ｂｌ ／ ４ Ｌ／ −＋ａ
Ｌ Ｘｒ−＋、Ｍ ａ Ｔｈ Ｘ ｅ
／＃ ｍ ＪＢＩ ｌ；罰ｉ＋１ｆｆｉ Ｗ ４
１、では１つの論理関数（Ｘ、Ｙ、・・・など）のとり
つる論理値の数を３以上の複数個Ｃ定め、回路の１端子
の表現しうる情報量を増加させることを主要な目的とす
るものである。
をＸ、Ｙ、・・・などで表わせば、それ等は夫々０．１
の２つの論理値の何れかをとりうるちのと定め、それ等
０．１の論理値ζ二それぞれ例えば低電圧ＣＬ）および
高電圧（ｆｆ）を対応させて論理演算（論理和（ＺＶＹ
）、論理積（ＸΔＹ）、否定ＣＸ）など）を行わせるよ
うＣ二構成されている〇このような２値論理回路楓二お
いては回路の入力あるいは出力端子の表現しうる情報量
は０．１の２／Ｂｌ ／ ４ Ｌ／ −＋ａ
Ｌ Ｘｒ−＋、Ｍ ａ Ｔｈ Ｘ ｅ
／＃ ｍ ＪＢＩ ｌ；罰ｉ＋１ｆｆｉ Ｗ ４
１、では１つの論理関数（Ｘ、Ｙ、・・・など）のとり
つる論理値の数を３以上の複数個Ｃ定め、回路の１端子
の表現しうる情報量を増加させることを主要な目的とす
るものである。
以下４値論理を例（二して説明する。多値論理回路（二
おいては論理値０，１，２．３’＆例えば規準電圧Ｅｏ
＊ Ｅ＋ ＊ Ｅｘ ｔＥｓ （Ｅｏ＞Ｅｌ＞Ａ２＞
Ａ３ ）−二より夫々表現Ｔ本。このような多値論理回
路においては基本的多値論理演茸である論理和（ＸＶＹ
′″Ｃ表わし、Ｘ、Ｙの大きい方をとる演算）、論理積
（ＸΔＹで表わし、Ｘ、Ｙの小さい方をとる演算）、そ
の他が必要であるほかＣ二、論理値に対応Ｔる規準′電
圧からづれた入力磁圧ン正規の電圧Ｃ二矯正する機能、
あるいは入力電圧の電圧レベルを検出して論理値対応の
規準電圧を出力するレベル再生機能が必要である。普通
、このレベル再生機能を果丁回路は＃５図Ｃ二示すよう
（二人力のレベルを検出するレベル検出回路と矯正され
た電圧レベルを出力するレベル合成回路からなり、両者
の間は検出した入力レベルＣ二関する情報を伝えるため
の複数の線（第６図の例においてはＡＯ１＊ Ａ１２
＋ Ａ２５の３本）で結ばれたような構成となっている
。この構成法Ｃ二よるレベル再成回路の具体例を第６図
Ｃ二示す。この図でのレベル検出回路の出力端子Ａ（Ｎ
ｓ Ａ１２ ｓ Ａ２５ ’二出力される電圧は公知の
方法（二よれば入力Ｖｉの各′磁圧区分（二対して表１
Ｃ二示すようＣ二なる。第５図のレベル合成回路はこれ
等ＡＵ１ｔ Ａ１２ ｔ Ａ２５の電圧が示す情報を元
（ニしてその出力端子Ｖｏ（二人力題圧右を矯正した多
値出力電圧を発生させるものである。入力電圧ｆ を二
対する出力電圧Ｖｏの対応関係は表１Ｃ二示すとＳりで
ある。以上の機能な果丁ため【二、第６図Ｃ二示す公知
の方法の例では端子Ａ０１ ｅ Ａ１２ ｓ Ａ２３の
各に夫々レベル莢換回路を付し、これ（＝よって表１Ｃ
二示すＢｏｌ・Ｂ１２・Ａ２Ｂのような２値（今の場ｔ
１ま論理値０ 、 Ｉ Ｃ夫々ＱＶ 、−９Ｖを対応さ
せている。）Ｃ二変換し、これ等を入力として第６図Ｃ
二示すような普通の２値論理組合せ回路を動作させ、こ
の２値論理組合せ回路の出力Ｃ二より第６図（二示すよ
うに入力電圧Ｔｆｉの論理レベルＣ；対応する伝送ゲー
ト（第６図のＧ。ｔ Ｇ１ ｔ Ｇ２ ｐ Ｇ＆の中の
１つ）をＯＮ （導通）（二すること（二より、該当す
る矯正された多値論理出力ｔうる。第６図の例で明らか
なようＣ二従来の方法では多少の差はあるｔ二しても、
一旦多値を２値Ｃ二変換するなどのため第５図のレベル
合成回路の部分が複雑で多量の′電子回路素子が必要と
なり、このことが電圧で論理値′Ｊｋ：表現する多値論
理回路の１つの欠点となっていた。
おいては論理値０，１，２．３’＆例えば規準電圧Ｅｏ
＊ Ｅ＋ ＊ Ｅｘ ｔＥｓ （Ｅｏ＞Ｅｌ＞Ａ２＞
Ａ３ ）−二より夫々表現Ｔ本。このような多値論理回
路においては基本的多値論理演茸である論理和（ＸＶＹ
′″Ｃ表わし、Ｘ、Ｙの大きい方をとる演算）、論理積
（ＸΔＹで表わし、Ｘ、Ｙの小さい方をとる演算）、そ
の他が必要であるほかＣ二、論理値に対応Ｔる規準′電
圧からづれた入力磁圧ン正規の電圧Ｃ二矯正する機能、
あるいは入力電圧の電圧レベルを検出して論理値対応の
規準電圧を出力するレベル再生機能が必要である。普通
、このレベル再生機能を果丁回路は＃５図Ｃ二示すよう
（二人力のレベルを検出するレベル検出回路と矯正され
た電圧レベルを出力するレベル合成回路からなり、両者
の間は検出した入力レベルＣ二関する情報を伝えるため
の複数の線（第６図の例においてはＡＯ１＊ Ａ１２
＋ Ａ２５の３本）で結ばれたような構成となっている
。この構成法Ｃ二よるレベル再成回路の具体例を第６図
Ｃ二示す。この図でのレベル検出回路の出力端子Ａ（Ｎ
ｓ Ａ１２ ｓ Ａ２５ ’二出力される電圧は公知の
方法（二よれば入力Ｖｉの各′磁圧区分（二対して表１
Ｃ二示すようＣ二なる。第５図のレベル合成回路はこれ
等ＡＵ１ｔ Ａ１２ ｔ Ａ２５の電圧が示す情報を元
（ニしてその出力端子Ｖｏ（二人力題圧右を矯正した多
値出力電圧を発生させるものである。入力電圧ｆ を二
対する出力電圧Ｖｏの対応関係は表１Ｃ二示すとＳりで
ある。以上の機能な果丁ため【二、第６図Ｃ二示す公知
の方法の例では端子Ａ０１ ｅ Ａ１２ ｓ Ａ２３の
各に夫々レベル莢換回路を付し、これ（＝よって表１Ｃ
二示すＢｏｌ・Ｂ１２・Ａ２Ｂのような２値（今の場ｔ
１ま論理値０ 、 Ｉ Ｃ夫々ＱＶ 、−９Ｖを対応さ
せている。）Ｃ二変換し、これ等を入力として第６図Ｃ
二示すような普通の２値論理組合せ回路を動作させ、こ
の２値論理組合せ回路の出力Ｃ二より第６図（二示すよ
うに入力電圧Ｔｆｉの論理レベルＣ；対応する伝送ゲー
ト（第６図のＧ。ｔ Ｇ１ ｔ Ｇ２ ｐ Ｇ＆の中の
１つ）をＯＮ （導通）（二すること（二より、該当す
る矯正された多値論理出力ｔうる。第６図の例で明らか
なようＣ二従来の方法では多少の差はあるｔ二しても、
一旦多値を２値Ｃ二変換するなどのため第５図のレベル
合成回路の部分が複雑で多量の′電子回路素子が必要と
なり、このことが電圧で論理値′Ｊｋ：表現する多値論
理回路の１つの欠点となっていた。
発明の目的
本発明は、第６図に見られるような電圧レベルの置換Ｃ
二よる多値から２値への変換、および２値組合せ回路な
どを使用することなく、レベル検出回路の出力から簡単
な回路（二より直ちＣ二条値出力ｙｏを得る多値論理出
力回路を提供するものである。
二よる多値から２値への変換、および２値組合せ回路な
どを使用することなく、レベル検出回路の出力から簡単
な回路（二より直ちＣ二条値出力ｙｏを得る多値論理出
力回路を提供するものである。
実施□例の説明
いま、回路素子としてＣｄＯ２）ランジスタを使ＷＩＪ
ｍ［、Δ／ｌ’％値Ｃ：ｂ９＋１−４；シ”’ｒＶＡプ
ＳＡ、六−「１ｌａＪｎ）再生回路（二、本発明を適用
した場合の実施例を第１図（二示す。この回路の回路動
作は次のようである。先づ、第１図Ｃ二おいて人力Ｖｉ
の電圧がａｖ＞ｖｉ＞−１，５Ｖの範囲内Ｃ二あれば表
１Ｃ二示すようＣ二ＡＯ１ｖＡ１２ ｐ ＡｌＭは夫々
−５，ＯＶ 、 −６，ＯＶ 、 −９，ＯＶの電圧で
あり、従って第１図−おいてトランジスタＰ。
ｍ［、Δ／ｌ’％値Ｃ：ｂ９＋１−４；シ”’ｒＶＡプ
ＳＡ、六−「１ｌａＪｎ）再生回路（二、本発明を適用
した場合の実施例を第１図（二示す。この回路の回路動
作は次のようである。先づ、第１図Ｃ二おいて人力Ｖｉ
の電圧がａｖ＞ｖｉ＞−１，５Ｖの範囲内Ｃ二あれば表
１Ｃ二示すようＣ二ＡＯ１ｖＡ１２ ｐ ＡｌＭは夫々
−５，ＯＶ 、 −６，ＯＶ 、 −９，ＯＶの電圧で
あり、従って第１図−おいてトランジスタＰ。
ｅ Ｐａ ＊ Ｐ５がＯＮ （導通）、他はＯＦＦ （
非導通ンとなり、出力端子Ｖ（、Ｃ二は、トランジスタ
ＰｓｋとＨして論理値０ぽ；対応した電圧ＯＶ７に出力
する。
非導通ンとなり、出力端子Ｖ（、Ｃ二は、トランジスタ
ＰｓｋとＨして論理値０ぽ；対応した電圧ＯＶ７に出力
する。
次（二Ｖｉが−１，５Ｖ＞Ｖｉ＞−４，５Ｖの範囲内（
二極るとトランジスタＰ３はＯＦＦ 、 ＮｓはＯＮと
なり、出力端子ＶｏＣ二はトランジスタＮ３およびＰａ
ｋとおして論理値１Ｃ二対応した一６Ｖが出力される
。同様ｆ二してＶＬが−４，５Ｖ＞Ｖｉ＞−７，５Ｖの
範囲、内（二ある場合Ｃ二は７ｏｔ二はトランジスタＮ
５ 、 Ａ４ 、 ＰＨをとＳして論理値２ Ｃ対応し
た一６Ｖが出力される。Ｖ、が−７，５Ｖ＞２番＞−９
，ＯＶの場合Ｃ二も同様Ｃ二して＃５．＃４、Ａ５−ｆ
とおして一９Ｖが出力される。今の場曾端子ＡＯ１は入
力電圧Ｖ＆が論理値０，１ζ二対応したＱＶと一６Ｙの
中間−１，５Ｖ附近で一５ＶからＯｙＬ二電圧変化して
Ｖｉの変化？検出したことを示しているものであり、Ａ
１２ ＃ Ａ２Ｂも夫ｔｒ−ｓＶと−６Ｖノ間、−６ｖ
と一９Ｖの間のＶｉの変化の検出を示しているものであ
る。即ちＡＯｌ 、 Ａ１２ 、 Ａ２５などは入力Ｖ
ｉの相隣る２つの論理値Ｃ二対応した２つの電圧値間の
変化を表示するものといえる。第１図のトランジスタＰ
３とＮ３． Ｐ４とＮ４ 、 Ｐ５とＮ５の多対は上の
よう７２：Ａｏ１＊ Ａ１２ ｔ Ａｌｘの電圧変化Ｃ
二夫々対応して動作するものであり、本発明の特徴は出
力端子ＶｏにはＯＶ 、 −５Ｖ 、 −６Ｖ 、−９
Ｖなどの多値電源の１つが上記のようなトランジスタ対
の中の複数個の対Ｃ二夫々属する複数個のトランジスタ
を直列Ｃ；とおして出力されることＣ二ある。
二極るとトランジスタＰ３はＯＦＦ 、 ＮｓはＯＮと
なり、出力端子ＶｏＣ二はトランジスタＮ３およびＰａ
ｋとおして論理値１Ｃ二対応した一６Ｖが出力される
。同様ｆ二してＶＬが−４，５Ｖ＞Ｖｉ＞−７，５Ｖの
範囲、内（二ある場合Ｃ二は７ｏｔ二はトランジスタＮ
５ 、 Ａ４ 、 ＰＨをとＳして論理値２ Ｃ対応し
た一６Ｖが出力される。Ｖ、が−７，５Ｖ＞２番＞−９
，ＯＶの場合Ｃ二も同様Ｃ二して＃５．＃４、Ａ５−ｆ
とおして一９Ｖが出力される。今の場曾端子ＡＯ１は入
力電圧Ｖ＆が論理値０，１ζ二対応したＱＶと一６Ｙの
中間−１，５Ｖ附近で一５ＶからＯｙＬ二電圧変化して
Ｖｉの変化？検出したことを示しているものであり、Ａ
１２ ＃ Ａ２Ｂも夫ｔｒ−ｓＶと−６Ｖノ間、−６ｖ
と一９Ｖの間のＶｉの変化の検出を示しているものであ
る。即ちＡＯｌ 、 Ａ１２ 、 Ａ２５などは入力Ｖ
ｉの相隣る２つの論理値Ｃ二対応した２つの電圧値間の
変化を表示するものといえる。第１図のトランジスタＰ
３とＮ３． Ｐ４とＮ４ 、 Ｐ５とＮ５の多対は上の
よう７２：Ａｏ１＊ Ａ１２ ｔ Ａｌｘの電圧変化Ｃ
二夫々対応して動作するものであり、本発明の特徴は出
力端子ＶｏにはＯＶ 、 −５Ｖ 、 −６Ｖ 、−９
Ｖなどの多値電源の１つが上記のようなトランジスタ対
の中の複数個の対Ｃ二夫々属する複数個のトランジスタ
を直列Ｃ；とおして出力されることＣ二ある。
以上は４値の場合のレベル再生画ｗｔｃついて説明した
ものであるが、これはル値Ｃ二拡張することかでき、そ
の場合の構成を第２図（二示しである。
ものであるが、これはル値Ｃ二拡張することかでき、そ
の場合の構成を第２図（二示しである。
同図１二おいて、多値０ルベル再生回路は、第１図と同
様（：（α）論理レベル検出部、（ｂ）多値レベル合成
部とよりなり、図中のｙ、 ｅ Ｆｔ ｅ ｉ／２ｅ
Ｙ５””Ｒ＆−１、Ｖ路は希望する真理値の電位であり
、ｉ’ｏ ＞ １１＞Ｖ２ ＞ Ｖ５ ＞ −＞ Ｖｎ
−１＞ Ｖｎの関係がある。
様（：（α）論理レベル検出部、（ｂ）多値レベル合成
部とよりなり、図中のｙ、 ｅ Ｆｔ ｅ ｉ／２ｅ
Ｙ５””Ｒ＆−１、Ｖ路は希望する真理値の電位であり
、ｉ’ｏ ＞ １１＞Ｖ２ ＞ Ｖ５ ＞ −＞ Ｖｎ
−１＞ Ｖｎの関係がある。
また本発明の方法を適用すること（二よりレベル再生の
みでなく、多値論理和回路、あるいは多値論理積回路な
どの論理演算回路構成することもできる。第３図はル値
論理和回路Ｃ二本発明を適用した実施例を示すものであ
り、図中例えばトランジスタｐｏｏとＮ００ｇおよびＰ
ｏｌとＮ０１の多対は夫々論理レベル０，１の間（二対
応したＡＯｌおよびＢｏｌの各端子の電圧により駆動さ
れているものであり、出力端子（ニー中のＶ１〜Ｖｎ−
１の電圧が出力される場合は０，１以外の人力論理値（
二対応した端子ＡＩ２、Ｂ１２．・・・より駆動されて
ＯＮとなっている複数個のトランジスタを直列Ｃ二とお
して出力が行なわれる。第４図Ｃ二は同様Ｃ二、多値論
理積Ｃ二対する本発明の実施例が示しである。
みでなく、多値論理和回路、あるいは多値論理積回路な
どの論理演算回路構成することもできる。第３図はル値
論理和回路Ｃ二本発明を適用した実施例を示すものであ
り、図中例えばトランジスタｐｏｏとＮ００ｇおよびＰ
ｏｌとＮ０１の多対は夫々論理レベル０，１の間（二対
応したＡＯｌおよびＢｏｌの各端子の電圧により駆動さ
れているものであり、出力端子（ニー中のＶ１〜Ｖｎ−
１の電圧が出力される場合は０，１以外の人力論理値（
二対応した端子ＡＩ２、Ｂ１２．・・・より駆動されて
ＯＮとなっている複数個のトランジスタを直列Ｃ二とお
して出力が行なわれる。第４図Ｃ二は同様Ｃ二、多値論
理積Ｃ二対する本発明の実施例が示しである。
表１ レベル再生回路の電圧配置の例
（電圧は丁べて負電位であるが、マイナス符号（−）を
省略して示しである。）
省略して示しである。）
【図面の簡単な説明】
第１図は本発明の一実施例の回路構成を示Ｔ（たｙし、
４値）。 第２図は、本発明の他の実施例の回路構成を示す（たソ
し、ル値）。 第５図、第４図は、本発明を、夫々ル値論理和回路、多
値論理積回路ぽ二適用した実施例を示す。 第５図及び第６図は、夫々先行技術回路を示す。 第１図（二おいて ２口、ＮＯｔ Ｐｌ、Ｎ１ ラ Ｐ２、Ｎ２ 、
Ｐ５、Ｎ３ 、 Ｐ４．Ｎ４ 。 Ｐ５、Ｎ５は夫々ＣＭＯ８トランジスタＶ＆は入力電圧 Ｖｏは出力電圧 特許出願人 渡 辺 龍 起（外１名）代理人 弁理士
玉蟲久五部（外２名）多値レベル再生回路 第 ５ 図 最知のレベル再生回路構成 第６図 手続補正書 昭和６１年 ６月１１日 １、事件の表示 昭和６０年特許願第４９５７５号 ２、発明の名称 ＣＭＯ５による多値論理回路の多値論理出力回路構成３
、補正をする者 事件との関係 特許出願人 住 所 三鷹市新用４−７−１９ 氏名 渡辺龍起 （外１名） ４、代理人 住 所 東京都豊島区南長崎２丁目５番２号７、補正
の内容 別紙の通り
４値）。 第２図は、本発明の他の実施例の回路構成を示す（たソ
し、ル値）。 第５図、第４図は、本発明を、夫々ル値論理和回路、多
値論理積回路ぽ二適用した実施例を示す。 第５図及び第６図は、夫々先行技術回路を示す。 第１図（二おいて ２口、ＮＯｔ Ｐｌ、Ｎ１ ラ Ｐ２、Ｎ２ 、
Ｐ５、Ｎ３ 、 Ｐ４．Ｎ４ 。 Ｐ５、Ｎ５は夫々ＣＭＯ８トランジスタＶ＆は入力電圧 Ｖｏは出力電圧 特許出願人 渡 辺 龍 起（外１名）代理人 弁理士
玉蟲久五部（外２名）多値レベル再生回路 第 ５ 図 最知のレベル再生回路構成 第６図 手続補正書 昭和６１年 ６月１１日 １、事件の表示 昭和６０年特許願第４９５７５号 ２、発明の名称 ＣＭＯ５による多値論理回路の多値論理出力回路構成３
、補正をする者 事件との関係 特許出願人 住 所 三鷹市新用４−７−１９ 氏名 渡辺龍起 （外１名） ４、代理人 住 所 東京都豊島区南長崎２丁目５番２号７、補正
の内容 別紙の通り
Claims (1)
- 複数の電圧レベルの各がそれぞれの論理値に対応してい
るＣＭＯＳなどの電子素子を使用して構成された多値論
理回路において、２つの論理電圧レベルの区間毎に入力
電圧の高あるいは低の状態に従つて、その区間の入力電
圧の高低を検出した結果を出力するようになつたレベル
検出回路の各出力端子毎に、その出力端子を入力として
受け入れて動作し、高電圧レベル側あるいは低電圧レベ
ル側の一方の回路素子を導通させるようになつた選択回
路をそなえ、１つの出力端子から多値論理電圧レベルを
出力するようになつた多値レベル出力回路で、レベル検
出回路の複数の出力端子の各にそれぞれ対応した複数の
上記のような選択回路の回路素子を直列にした径路をと
おして１つの出力端子に多値電圧レベルの１つが出力さ
れるように構成したことを特徴とする多値レベル出力回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60049575A JPS61208922A (ja) | 1985-03-13 | 1985-03-13 | Ｃｍｏｓによる多値論理回路の多値論理出力回路構成 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60049575A JPS61208922A (ja) | 1985-03-13 | 1985-03-13 | Ｃｍｏｓによる多値論理回路の多値論理出力回路構成 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61208922A true JPS61208922A (ja) | 1986-09-17 |
Family
ID=12835007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60049575A Pending JPS61208922A (ja) | 1985-03-13 | 1985-03-13 | Ｃｍｏｓによる多値論理回路の多値論理出力回路構成 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61208922A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5360555A (en) * | 1976-11-11 | 1978-05-31 | Toshiba Corp | Mos-type integrated circuit device |
| JPS5381061A (en) * | 1976-12-27 | 1978-07-18 | Fujitsu Ltd | Logical circuit |
-
1985
- 1985-03-13 JP JP60049575A patent/JPS61208922A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5360555A (en) * | 1976-11-11 | 1978-05-31 | Toshiba Corp | Mos-type integrated circuit device |
| JPS5381061A (en) * | 1976-12-27 | 1978-07-18 | Fujitsu Ltd | Logical circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0103093B1 (en) | Multi-bit-per-cell read only memory circuit | |
| KR100218506B1 (ko) | 액정 표시 장치용 레벨 시프트 회로 | |
| US5177378A (en) | Source-coupled FET logic circuit | |
| US5229761A (en) | Voltage generating circuit for driving liquid crystal display device | |
| US3976984A (en) | Level shifting circuit device | |
| JPH05243867A (ja) | 比較器 | |
| JP3278080B2 (ja) | 半導体集積回路 | |
| JPS6165626A (ja) | Ａ／ｄ変換器 | |
| JPH08273387A (ja) | 薄膜集積回路 | |
| EP1118954A1 (en) | Semiconductor computing unit | |
| JP2005318513A (ja) | レベルシフタ及びこれを利用した平板表示装置 | |
| KR19990022761A (ko) | 제 1 뉴런 ｍｏｓｆｅｔ 및 기준 소오스에 의해 제공되는 2개의 전기값을 비교하기 위한 회로 | |
| JPS61208922A (ja) | Ｃｍｏｓによる多値論理回路の多値論理出力回路構成 | |
| JPH07226085A (ja) | 半導体回路 | |
| EP0399120A2 (en) | D/A conversion circuit | |
| US7596589B2 (en) | Time-mode analog computation circuits and methods | |
| JP3611041B2 (ja) | 半導体演算回路 | |
| JPS61159815A (ja) | 信号検出回路 | |
| KR930002999B1 (ko) | 랭크필터 | |
| JPH0237547B2 (ja) | ||
| JPS6120418A (ja) | クロツク電圧発生集積回路 | |
| JP2560980B2 (ja) | １ビットセル及びアナログ／デジタル変換器 | |
| JPS62292014A (ja) | シユミツト回路 | |
| US11782680B2 (en) | Arithmetic logic unit, multiply-accumulate operation device, multiply-accumulate operation circuit, and multiply-accumulate operation system | |
| JP3173279B2 (ja) | Ｄ型フリップフロップ及びマスタースレーブ型フリップフロップ |