KR930002999B1 - 랭크필터 - Google Patents

랭크필터 Download PDF

Info

Publication number
KR930002999B1
KR930002999B1 KR1019900004510A KR900004510A KR930002999B1 KR 930002999 B1 KR930002999 B1 KR 930002999B1 KR 1019900004510 A KR1019900004510 A KR 1019900004510A KR 900004510 A KR900004510 A KR 900004510A KR 930002999 B1 KR930002999 B1 KR 930002999B1
Authority
KR
South Korea
Prior art keywords
input
synapse
rank
connection strength
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019900004510A
Other languages
English (en)
Other versions
KR910019324A (ko
Inventor
정호선
Original Assignee
정호선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정호선 filed Critical 정호선
Priority to KR1019900004510A priority Critical patent/KR930002999B1/ko
Priority to US07/549,306 priority patent/US5113484A/en
Publication of KR910019324A publication Critical patent/KR910019324A/ko
Application granted granted Critical
Publication of KR930002999B1 publication Critical patent/KR930002999B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0261—Non linear filters
    • H03H17/0263—Rank order filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Artificial Intelligence (AREA)
  • Molecular Biology (AREA)
  • Computer Hardware Design (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Neurology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Nonlinear Science (AREA)
  • Image Processing (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

랭크필터
제 1 도는 랭크필터의 개념을 설명하기 위한 개념도.
제 2 도는 잡음으로 열화된 입력을 AF 필터링한 결과와 MF 필터링한 결과를 도시한 파형도.
제 3 도는 본 발명에 의한 바람직한 랭크필터의 블럭도.
제 4 도는 제 3 도의 디콤포지션수단의 신경회로망을 이용한 일실시 회로도.
제 5 도는 제 3 도의 비교수단의 신경회로망을 이용한 일실시 회로도.
제 6 도는 제 3 도의 카운터의 신경회로망을 이용한 일실시 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 시프트레지스터 20 : 디콤포지션수단
30 : 비교수단 40 : 카운터
21, 41, 43 : 인버터 22, 31, 42 : 뉴런
23, 32, 44 : 입력시냅스 24, 33, 45 : 바이어스시냅스
46 : 피드백시냅스
본 발명은 랭크필터에 관한 것으로, 특히 잡음등으로 열화된 영상의 개선을 고속으로 처리하기 위하여 신경회로망의 개념을 이용한 랭크필터에 관한 것이다.
일반적으로, 영상 또는 문자인식장치에 있어서는 카메라나 이미지스캐너와 같은 영상입력장치로 부터 입력된 영상신호를 분류하거나 식별하여 영상정보의 해석이나 인식등을 수행한다. 그러나 영상입력장치로 부터 입력된 영상신호는 왜곡이나 잡음을 수반하는 경우가 많다. 이러한 왜곡이나 잡음이 수반된 열화(degradation)된 영상으로는 영상의 분류나 식별등의 처리가 곤란하다. 따라서 이러한 열화된 영상을 개선하는 과정을 거친후 영상정보의 해석이나 인식등을 수행하는 것이 영상처리에서 훨씬 효과적이다.
열화된 영상을 개선하기 위한 방법으로는 LPF나 HPF, 평균필터(average filter)등이 상용되고 있으나 이런 방법으로는 영상정보의 가장자리 부분이 왜곡되거나 손실되기 쉬운 단점에 있다. 따라서 가장자리의 정보를 유지하면서 영상정보를 개선하기 위한 방법으로 랭크필터(rank filter)가 많이 사용된다. 이러한 랭크필터가 [ I ] R.M. Hodgson, D.G Bailey, M.J. Naylor, A.L.M. Ngand S.J. Mcneill, Properties, implementations and applications of rank filters, image and vision computing, Vol. 3, No. 1, Feb. 1985., [II] Ho-Ming Lin, Alan N, Willson, Median Filtering with Adaptive Length, IEEE Transactions on circuits and systems, Vol. 35, No.6, June 1988., [III] J. Patrick Fitch, Edward J, Coyle, and C. Gallagher, JR, Median Filtering By Threshold Decomposition, IEEE ASSP, Vol. ASSP-32, No.6, 1984., [IV] Kemal Oflazer, Design and Implementation of Single chip 4-D Median Filter, IEEE ASSP, Vol. ASSP-31, NO.5, 1983등에 개시되어 있다. 그런데 종래의 일반적인 논리회로를 사용하여 구현된 랭크필터는 속도가 느리고 규모면에서도 크고 복잡하다.
본 발명의 목적은 신경회로망의 개념을 이용하여 병려분산처리함으로써 열화된 영상정보를 고속으로 개선할 수 있는 랭크필터를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명은 M개의 Nbit의 데이타중에서 데이터값의 크기 순서에 따라 특정순위의 데이타를 추출하기 위한 랭크필터에 있어서, 2N-1개의 레벨을 가지고, 각 Nbit의 입력데이타값을 해당크기의 레벨까지는 여기상태로, 나머지레벨은 기저상태로 분해하기 위한 M개의 디콤포지션수단들, 상기 2N-1개의 레벨을 가지고, 상기 M개의 디콤포지션수단들의 각 레벨출력중 상기 특정순위의 값보다 동일 레벨의 기저상태의 갯수가 크기나 같은 레벨까지는 여기상태로, 나머지 레벨은 기저상태로 분해된 상기 특정순위에 해당되는 값을 출력하기 위한 비교수단, 그리고 상기 비교수단의 출력중 기저상태의 갯수를 카운팅하여 특정순위에 해당되는 데이터값을 출력하기 위한 카운터를 구비하여서 된 것을 특징으로 한다. 여기서 디콤포지션수단, 비교수단 및 카운터는 신경회로망의 개념을 이용하여 PMOS 및 NMOS로 구현된다.
첨부한 도면에 도시한 본 발명의 바람직한 일실시예를 통하여 본 발명을 보다 상세히 설명하면 다음과 같다. 먼저, 본 발명의 일실시예의 설명에 있어서 랭크필터 또는 중간값필터(Median Filter)의 이해를 돕기 위하여 그 개념을 간략히 설명하고자 한다.
랭크필터란 마스크, 즉 평활화영역내의 화소들의 명암도 값들중에서 특정한 순위(rank)의 값을 택하여 이 값을 영역내의 중앙지점의 화소와 대치시키는 필터이다.
제 1 도는 4bit의 명암도를 가지는 경우의 랭크필터링을 수행한 예이다. 즉 3×3 마스크내의 화소들의 명암도 값을 큰순서부터 나열하면 15, 12, 11, 10, 7, 6, 5, 5, 2이다. 여기서는 랭크 5인 경우로써 중앙지점의 화소를 2대신 9개의 입력중 크기가 다섯번째인 7로 대치하는 경우이다. 특히, 7은 9개의 입력중 중간값이므로 이를 중간값필터(MF : Median Filter)라 한다. 이러한 MF는 제 2 도에 도시한 것과 같이 평균값필터(AF : Average Filter)와는 달리 계단함수에서 나타나는 불연속영역(가장자리부분)을 잘 보존하면서도 잡음제거면에서 우수한 필터임을 보여준다. 제 2 도에서 파형도 A는 잡음으로 열화된 입력으로 3번째 및 13번째 입력에는 잡음이 섞여 있다. 제 2 도의 파형도 B는 5점 평균치 필터링한 결과로써, 3번째 입력의 크기는 A파형도에서 첫번째 입력의 크기부터 다섯번째 입력의 크기까지를 더한후 그 평균값인 2의 크기로 결정하고 나머지 입력의 크기를 동일한 방법으로 결정한 결과의 파형도이다. 제 2 도의 파형도 C는 5점 랭크로 필터링한 결과로써, 3번째 입력의 크기는 A파형도에서 첫번째 입력의 크기부터 다섯번째 입력의 크기를 순서대로 나열하고 그중 중간값인 1(1, 1, 1, 2, 7)로 대치하고 나머지 입력의 크기도 동일한 방식으로 대치한 결과의 파형도이다. 따라서, 파형도 B, C에서 알수 있듯이 랭크 3의 MF는 AF와는 달리 잡음을 제거하면서도 가장자리의 정보를 잘 보존함을 알수 있다. 이러한 잡음제거의 기능이외에도 랭크를 조합하여 다른 여러가지의 응용이 가능하다. 먼저 랭크 1 또는 9인 필터를 이용하여 영상의 가장자리부분을 변화, 즉 수축(shrink) 또는 확장(expand)시킬 수 있다. 그리고 랭크필터의 출력 몇개를 조합하여 가장자리를 검출(edgedetection)하거나 LPF등의 응용을 할 수 있다.
본 발명의 실시예에서는 중간값필터를 예로들어 설명하고자 한다.
제 3 도는 3×3 마스크의 9개 입력을 받아 그 중앙지점의 값을 9개 입력의 크기 순서에 따른 중간값으로 대치하기 위한 랭크필터의 블럭도이다. 제 3 도의 랭크필터는 9개의 4bit 입력을 순차적으로 받아들이기 위한 9개의 시프트레지스터(10)와, 상기 시프트레지스터(10)를 통하여 4bit 입력데이타를 각각 공급받는 9개의 디콤포지션(Decomposition : DCP)수단(20)과, 상기 9개의 DCP의 각 15개의 레벨출력을 입력하여 랭크입력과 비교하기 위한 비교수단(30)과, 이 비교수단(30)의 15개의 레벨출력중 "0"의 갯수를 카운트하는 O's카운터(40)를 구비한다.
시프트레지스터(10)는 통상의 논리회로로 구성한 것으로 클럭펄스(CP)에 따라 직렬입력된 4bit 입력데이타를 왼쪽으로 시프팅시키면서 9개의 4bit 입력데이타의 입력이 완료되면 9개의 디콤포지션수단(20)에 병렬 출력한다.
제 4 도를 참조하면, 디콤포지션수단(20)은 15개(24-1)의 레벨을 가지고 4bit의 입력데이타 값을 해당크기의 레벨까지는 "1"로, 나머지 레벨은 "0"로 분해하여 15개의 출력을 발생한다. 이는 4bit의 입력데이타를 반전시키기 위한 4개의 인버터(21)와, 15개의 레벨출력을 위한 15개의 뉴런, 즉 CMOS 버퍼(22), 4개의 입력라인(IL)과 15개의 출력라인(OL)의 각 교차부에서 각 입력라인에 가해지는 비트신호의 8, 4, 2, 1 가중치에 따른 연결세기로 제 1 전원전압(Vcc)을 출력라인에 결합하기 위한 입력시냅스, 즉 PMOS 트랜지스터(23)와, 상기 각 레벨에 따른 1∼15의 연결세기로 제 2 전원전압(그라운드전위)을 출력라인(OL)에 결합하기 위한 바이어스시냅스, 즉 NMOS 트랜지스터(24)으로 이루어져 있다. 따라서, 각 뉴런, 즉 CMOS 버퍼는 출력라인(OL)에 결합된 입력시냅스, 즉 PMOS 트랜지스터의 연결세기의 합과, 바이어스시냅스, 즉 NMOS 트랜지스터 연결세기중 PMOS쪽이 크거나 같으면 "1", PMOS쪽이 작으면 "0"를 출력한다. 여기서 PMOS의 연결세기는 PMOS의 콘덕턴스 값으로 PMOS의 기하학적 형상비(W/L :채널폭/채널길이)가 6㎛/2㎛인 것을 기준콘덕턴스값, 즉 단위연결세기 "1"로 하고 NMOS의 연결세기는 NMOS의 콘덕턴스값으로 W/L이 2㎛/2㎛인 것을 기준 콘덕턴스값, 즉 단위 연결세기 "1"로 한 것이다. 따라서 연결세기가 동일할때에는 PMOS가 우세하다. 이러한 디콤포지션수단(20)의 입출력 관계는 다음 〈표 1〉과 같다.
[표 1]
Figure kpo00001
제 5 도를 참조하면, 비교수단(30)은 15개의 레벨을 가지고 상기 9개의 디콤포지션수단(20)의 각 레벨 출력중 동일레벨의 "0"의 갯수가 특정순위, 여기서는 랭크 5의 값보다 크거나 같은 레벨까지는 "1"을 출력하고 그렇지 않은 레벨은 "0"을 출력하기 위한 것이다. 이는 15개의 뉴런, 즉 CMOS 버퍼(31)과, 각 CMOS 버퍼(31)의 입력단자에 연결된 출력라인(OL)에, 동일레벨의 디콤포지션수단(20)의 각 출력에 따라 제 1 전원전압(Vcc)을 단위 연결세기로 결합하기 위한 제 1 입력시냅스, 즉 PMOS 트랜지스터(32)과, 4bit 랭크값에 따른 각 가중치의 연결세기로 모든 출력라인(OL)을 제 2 전원전압(GND)으로 바이어스시키기 위한 바이어스 입력시냅스, 즉 NMOS 트랜지스터(33)를 구비한다. 따라서 뉴런, 즉 CMOS 버퍼는 출력라인(OL)에 결합된 제 1 입력시냅스의 연결세기의 합, 즉 각 DCP(20)의 동일레벨 출력의 "0"의 갯수가 제 2 입력시냅스의 연결세기의 합, 즉 특정순위, 예컨대 랭크 5의 값보다 크거나 같으면 "1"을 작으면 "0"을 출력한다. 이렇게 15개의 레벨에 대해서 랭크 5의 값에 따라서 "1" 혹은 "0"의 값을 발생시키면 입력된 9개의 값중에서 5번째의 크기에 해당하는 값이 출력으로 분해되어 발생한다. 비교수단의 랭크 5의 경우 입력에 대한 출력은 다음 〈표 2〉와 같다.
[표 2]
Figure kpo00002
따라서, 랭크 1이라면 9개의 분해된 입력에 대해서 "0"의 값이 존재하는 레벨까지 "1"의 값을 출력시켜 결국 입력중에서 가장 작은 값을 출력으로 발생시키며, 랭크 9이라면 "0"의 값이 9개이상 존재하는 레벨만 "1"을 출력시키므로 결국 최고 큰 값을 출력으로 발생시킨다. 여기서 제1 및 제 2 입력시냅스군의 PMOS 및 NMOS의 설계는 상술한 디콤포지션수단에서와 마찬가지 방식을 따른다.
제 6 도를 참조하면 O's 카운터(40)는 비교수단(30)의 15개 출력을 입력시키고 이 입력중 "0"의 갯수를 카운트하여 4bit 2진수로 출력한다. 이 O's 카운터(40)는 입력을 반전시키기 위한 15개의 인버터(41)와, 출력을 버퍼링하기 위한 4개의 CMOS 버퍼, 즉 뉴런(42)과, 각 뉴런의 출력을 반전시키기 위한 4개의 인버터(43)와, 입력라인(IL)과 출력라인(OL)의 각 교차부에서 기준 연결세기로 제 1 전원전압(Vcc)을 출력라인(OL)에 결합하기 위한 입력시냅스, 즉 PMOS 트랜지스터(44)와, 출력의 각 가중치의 연결세기로 제 2 전원전압(GND)을 출력라인에 결합하기 위한 바이어스시냅스, 즉 NMOS 트랜지스터(45)와, 상위 비트출력의 가중치에 따른 연결세기로 제 2 전원전압(GND)을 하위비트의 출력라인에 결합하기 위한 피드백시냅스, 즉 NMOS 트랜지스터군(46)을 구비한다. 따라서, O's 카운터(40)는 모든 입력이 '0"일때 출력은 (1 1 1 1)로 되고 모든 입력이 "1"일때 출력은(0 0 0 0)로 된다. 여기서 시냅스군의 NMOS 및 PMOS의 설계는 상술한 디콤포지션수단에서와 마찬가지 방식을 따른다.
이상과 같이 본 발명에 의한 랭크필터는 입력에 대한 출력이 단지 몇개의 인버터만을 통과하여 발생되기 때문에 매우 적은 릴레이타임으로 빠른 계산결과를 얻을 수 있다. 이는 인간의 신경망처럼 매우 간단한 소자를 대량으로 병렬연결 구성하여 얻을 수 있기 때문이다.
본 발명이 실시예에서는 4bit의 명암도 값에 대해 기술하였으나 청구범위내에서 확장 가능함을 유의하여야 한다.

Claims (8)

  1. M개의 Nbit의 데이타중에서 데이터값의 크기 순서에 따라 특정순위의 데이타를 추출하기 위한 랭크필터에 있어서, 2N-1개의 레벨을 가지고, 각 Nbit의 입력데이타값을 해당크기의 레벨까지는 여기상태로, 나머지레벨은 기저상태로 분해하기 위한 M개의 디콤포지션수단들 ; 상기 2N-1개의 레벨을 가지고, 상기 M개의 디콤포지션수단들의 각 레벨출력중 상기 특정순위의 값보다 동일 레벨의 기저상태의 갯수가 크거나 같은 레벨까지는 여기상태로, 나머지 레벨은 기저상태로 분해된 상기 특정순위에 해당되는 값을 출력하기 위한 비교수단 ; 그리고 상기 비교수단의 출력중 기저상태의 갯수를 카운팅하여 특정순위에 해당되는 데이터값을 출력하기 위한 카운터를 구비하여서 된 것을 특징으로 하는 랭크필터.
  2. 제 1 항에 있어서, 상기 디콤포지션수단은 N개의 입력라인들 ; 상기 입력라인과 교차되는 2N-1개의출력라인들 ; 상기 N개의 입력라인들에 가해지는 입력을 반전시키기 위한 인버터군 ; 상기 입력라인과 출력라인의 각 교차부에서 상기 Nbit의 입력데이타의 각 비트가중치의 연결세기로 제 1 전원전압을 입력데이타의 값에 따라 출력라인에 결합하기 위한 입력시냅스군 ; 상기 2N-1개의 레벨에 따른 연결세기로 제 2 전원전압을 각 출력라인에 결합하기 위한 바이어스 시냅스군 ; 그리고 상기 각 출력라인에 결합되는 구동상태에서의 입력시냅스의 연결세기의 합이 구동된 바이어스 시냅스의 연결세기보다 크거나 같으면 여기상태를, 작으면 기저상태를 출력하기 위한 뉴런군을 구비한 것을 특징으로 하는 랭크필터.
  3. 제 2 항에 있어서, 상기 비교수단은 2N-1개의 출력라인 ; 상기 각 디콤포지션수단의 분해된 출력들에 따라 단위 연결세기로 제 1 전원전압을 상기 대응하는 출력라인에 각각 결합하기 위한 입력시냅스군 ; 상기 특정순위의 값에 따라 이 순위값의 연결세기로 제 2 전원전압을 모든 출력라인에 각각 결합하기 위한 바이어스 시냅스군 ; 그리고 상기 각 출력라인에 결합되는 구동상태에서의 입력시냅스의 연결세기의 합이 구동상태에서의 바이어스시냅스의 연결세기보다 크거나 같으면 여기상태를, 작으면 기저상태를 출력하기 위한 뉴런군을 구비한 것을 특징으로 하는 랭크필터.
  4. 제 3 항에 있어서, 상기 카운터되는 2N-1개의 입력라인들 ; 상기 입력라인들과 교차되는 N개의 출력라인들 ; 상기 입력라인들에 가해지는 입력을 반전시키기 위한 인버터군 ; 상기 인버터를 통한 입력에 따른 상기 입력라인과 출력라인의 각 교차부에서 단위 연결세기로 제 1 전원전압을 상기 출력라인에 연결하기 위한 입력시냅스군 ; 상기 각 출력라인을 각 가중치의 연결세기로 제 2 전원전압으로 바이어싱시키기 위한 바이어스시냅스군 ; 상기 각 출력라인에 결합되는 구동상태에서의 입력시냅스의 연결세기의 합이 구동된 바이어스 시냅스 및 후술하는 구동상태에서의 피드백 시냅스의 연결세기의 합보다 크거나 같으면 여기 상태를, 작으면 기저상태를 출력하기 위한 뉴런군 ; 상기 각 뉴런을 통한 상위비트의 출력에 따라 그 비트의 가중치의 연결세기로 하위비트의 각 출력라인에 제 2 전원전압을 결합하기 위한 피드백 시냅스군 ; 그리고 상기 각 뉴런의 출력을 반전시키기 위한 인버터군을 구비한 것을 특징으로 하는 랭크필터.
  5. 제 4 항에 있어서, 상기 입력시냅스는 PMOS 트랜지스터로 구성하고 바이어스 시냅스 및 피드백 시냅스는 NMOS 트랜지스터로 구성한 것을 특징으로 하는 랭크필터.
  6. 제 5 항에 있어서, 상기 시냅스의 연결세기는 MOS 트랜지스터의 기하학적 형상비(채널폭/채널길이)로 설정하는 것을 특징으로 하는 랭크필터.
  7. 제 6 항에 있어서, 상기 입력시냅스의 단위 연결세기 1은 PMOS 트랜지스터의 기하학적 형상비가 6㎛/2㎛인 것이고 상기 바이어스 및 피드백 시냅스의 단위 연결세기 1은 NMOS 트랜지스터의 기하학적 형상비가 2㎛/2㎛인 것을 특징으로 하는 랭크필터.
  8. 제 7 항에 있어서, 상기 뉴런은 두개의 CMOS 인버터를 종속연결한 CMOS 버퍼로 구성한 것을 특징으로 하는 랭크필터.
KR1019900004510A 1990-04-03 1990-04-03 랭크필터 Expired - Lifetime KR930002999B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019900004510A KR930002999B1 (ko) 1990-04-03 1990-04-03 랭크필터
US07/549,306 US5113484A (en) 1990-04-03 1990-07-09 Rank filter using neural newwork

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900004510A KR930002999B1 (ko) 1990-04-03 1990-04-03 랭크필터

Publications (2)

Publication Number Publication Date
KR910019324A KR910019324A (ko) 1991-11-30
KR930002999B1 true KR930002999B1 (ko) 1993-04-16

Family

ID=19297622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900004510A Expired - Lifetime KR930002999B1 (ko) 1990-04-03 1990-04-03 랭크필터

Country Status (2)

Country Link
US (1) US5113484A (ko)
KR (1) KR930002999B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930009065B1 (ko) * 1990-08-18 1993-09-22 정호선 다층신경회로망 및 그 회로설계방법
US5532950A (en) * 1994-04-25 1996-07-02 Wadia Digital Corporation Dynamic digital filter using neural networks
JP3642591B2 (ja) * 1994-11-29 2005-04-27 株式会社日立メディコ 画像処理装置
JP3003561B2 (ja) 1995-09-25 2000-01-31 松下電器産業株式会社 階調変換方法及びその回路と画像表示方法及びその装置と画像信号変換装置
US6208764B1 (en) 1998-08-20 2001-03-27 Eastman Kodak Company Rank filter using a linked-list to link elements in a memory array in numerical order
RU2620199C1 (ru) * 2015-12-08 2017-05-23 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Ранговый фильтр

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4493093A (en) * 1982-11-08 1985-01-08 Eastman Kodak Company Zero overhead sync in data recording
US4868773A (en) * 1985-03-15 1989-09-19 Purdue Research Foundation Digital filtering by threshold decomposition
US4866645A (en) * 1987-12-23 1989-09-12 North American Philips Corporation Neural network with dynamic refresh capability
US4972363A (en) * 1989-02-01 1990-11-20 The Boeing Company Neural network using stochastic processing

Also Published As

Publication number Publication date
US5113484A (en) 1992-05-12
KR910019324A (ko) 1991-11-30

Similar Documents

Publication Publication Date Title
KR930002999B1 (ko) 랭크필터
US6185331B1 (en) Switched-current fuzzy processor for pattern recognition
US6353343B1 (en) ISI-rejecting differential receiver
KR920008268B1 (ko) 분류회로(Sorting Gircuit)
Aizenberg et al. CNN based on universal binary neurons: learning algorithm with error-correction and application to impulsive-noise filtering on gray-scale images
EP0823684B1 (en) Semiconductor operational circuit
Chua et al. Some novel capabilities of CNN: Game of life and examples of multipath algorithms
EP0772143B1 (en) Parallel signal processing circuit
Kropatsch et al. A revision of pyramid segmentation
Lee et al. Document image preprocessing based on optimal Boolean filters
Wilamowski et al. Pulse-coupled neurons for image filtering
Lau et al. MOS circuits for median filtering applications
Ota VLSI structure for static image processing with pulse-coupled neural network
US5630021A (en) Hamming neural network circuit
KR920010233B1 (ko) 신경회로망을 이용한 패턴 분류기 회로
Reddy et al. Reconfigurable circuit design using evolvable hardware chip for illumination tolerant image enhancement
Matei Image processing using hysteretic cellular neural networks
Ikebe et al. for Intelligent Image Sensors
Lee et al. A bit-level scalable median filter using simple majority circuit
Aizenberg Multi-valued and universal binary neurons: New applications in intelligent image processing
Vijeyakumar et al. ASIC Design of Analog Weighted Mean Filter Frontend for Image Processing Application
KR920022797A (ko) 이진 영상의 전처리 회로
Jerose et al. Novel highspeed architecture for median filter
Ikebe et al. A functional νMOS circuit for implementing cellular-automaton picture-processing devices
Boncelet et al. Some theory of multistage order statistic filters

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19900403

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19900403

Comment text: Request for Examination of Application

PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19930320

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19930625

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19930924

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19930924

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19960416

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19970324

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19980331

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19990313

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20000315

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20010308

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20020318

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20030307

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20040308

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20050310

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20060307

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20070328

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20080401

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20090415

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20090415

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term