JPS61208852A - 2端子半導体装置の製造方法 - Google Patents

2端子半導体装置の製造方法

Info

Publication number
JPS61208852A
JPS61208852A JP5090885A JP5090885A JPS61208852A JP S61208852 A JPS61208852 A JP S61208852A JP 5090885 A JP5090885 A JP 5090885A JP 5090885 A JP5090885 A JP 5090885A JP S61208852 A JPS61208852 A JP S61208852A
Authority
JP
Japan
Prior art keywords
glass tube
sealing
fusion
sealing jig
welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5090885A
Other languages
English (en)
Inventor
Yasuhiko Ochiai
落合 康彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5090885A priority Critical patent/JPS61208852A/ja
Publication of JPS61208852A publication Critical patent/JPS61208852A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、D HD (Double Heatsin
k Diode:ダブルヒートシンクダイオード)型2
端子半導体装置の製造方法に関し、特に、封止炉中で周
囲の雰囲気によシ加熱する場合の、ガラス管と外部導出
リードの融着方法に関する。
〔従来の技術〕
従来、この檀のDHD型2型子端子半導体装置造方法は
、封止治具上に、ガラス管、外部導出リード等を直接組
み合せ、封止炉内で素子を、ガラス管を使用した場合的
660″OI/cなる様に窒素雰囲気で加熱させ、ガラ
ス管と外部導出リードを融着させた後、封止炉出口よシ
空気中に取シ出されるようになっていた。
〔発明が解決しようとする問題点〕
一方、封止治具としては、酸化速度の遅いステンレス鋼
が一般的に採用されているが、封止炉からの治具取出し
温度が、約150℃と高いため、封止治具の多数個のく
り返し使用により、封止治具上Kk化膜が形成される。
従来の製造方法では、封正治真上にガラス管を直接接触
させであるため、ガラス管を融着する段階で、封止治具
上に形成された酸化膜のために、封止治具とガラス管の
一部が融着し、素子を取出す時に、ガラス管か割れ、素
子の歩留、信頼性を低下するといった欠点があった〇 次に1この従来の技術を図面を用いてより詳細に説明す
る。
第5図は従来よフ知られているDHD型2型子端子半導
体装置止治具の断面図であシ、第6図。
第7図はそれぞれ融着前後の素子の断面図である。
封止治具表面8に、外部導出リード5a及び5b、ガラ
ス管6.半導体ペレット7をアセンブリし、封止治具1
 a # 1 bを封止炉で、例えばコーニング#88
70ガラス管を使用した場合660℃前後にて窒素中で
外部導出リード5a、5bとガラス管6を融着させる。
このとき、封止炉の治具取出し時に封止治具1a、lb
の取出し温度が約150℃と高いため、治具のくシ返し
使用によシ封止治具表面8が酸化される。
封止を終えたものは、第7図に示す様、外部導出リード
9a、9bと、ガラス管10が融着面11にて封止され
る。このとき、封止治具表面13に酸化膜が形成されて
いると、ガラス管10と封止治具表面13間でも融着が
行なわれ、素子の取シ出し時に融着面12からガラス管
10の一部が割れ、素子の歩留シ、信頼性を低下させる
という欠点がある。
〔問題点を解決するための手段〕
本発明によるDHD型2型子端子半導体装置造方法では
、封止治具上にガラス管、外部導出IJ +ドを直接ア
センブリした後、一度封止炉にてガラスの軟化点程度の
温度でガラス管の一部と外部導出リードを融着(以下仮
融着と称す)シ、次に外部導出リードの下端を封止治具
下より突き上け、更に1ガラス管と外部導出リードとを
融着(以下本融着と称す)させる本のである。
〔実施例〕
次に本発明を図面を用いてよシ詳細に説明する。
第1図は、本発明による封止治具の断面図で、第2図は
融着前、第3図は低融着後、第4図は本融着後の素子の
断面図である。
封止治具表面22に外部導出リード19 a s 19
 bsガラス管24.半導体ペレット21をアセンブリ
するまでは、従来から知られている製造方法と同じであ
る。
本発明は、第2図の様にアセンブリされた素子を、封止
炉にてガラスの軟化点程度、例えばコーニング#887
0ガラス管を使用した場合、580℃程度で、ガラス管
24のぬれ角をほぼ90度に保つ様にすると、封止治具
表面26に酸化膜が存在していても、ガラス管24と封
止治具表面26とが融着する前に、ガラス管24と外部
導出リード23a、23bとを融着面25で低融着させ
ることができる。
この様にして低融着を終えた封止治具14a。
14bを、封止治具18上に乗せ、外部導出り−ド15
bを浮かせる。このとき、ガラス管16の一部は、外部
導出リード15a、15bと融着されているため、ガラ
ス管16を、封止治具表面から離すことができる。
次にこの状態のまま、660℃程度の封止炉で本融着さ
せることで、外部導出リード27a、27bとガラス管
28とを、融着面29にて気密封止することができる。
〔発明の効果〕
以上説明した様に、本発明はガラス管を封止治具表面か
ら離した状態で、ガラス管と外部導出リードを融着させ
ることKよシ、封止治具表面の酸化膜の存在による、ガ
ラス管と封止治具表面の融着を防止することが出来、ガ
ラス管割れによる素子の歩留、信頼性の低下を防ぐこと
ができる。
【図面の簡単な説明】
第1図は、本発明によるDHD型2型子端子半導体装置
止治具の断面図であシ、第2図、第3図。 第4図はおのおの融着前、低融着後1ホー着後の素子の
断面図である。 第5図は、従来から知られているDHD型2型子端子半
導体装置止治具の断面図であシ、第6図。 第7図は、融着前後の素子の断面図を示したものである
。 la、lb・・・・・・封止治具、2a 、2b・・・
・・・外部導出リード、3・・・・・・ガラス管、4・
・・・・・半導体ベレッ)、5a、5b・・・・・・外
部導出リード、6・旧・・ガラス管、7・・・・・・半
導体ペレット、8・・・・・・封止治具表面、9a、9
b・・・・・・外部導出リード、10・・・・・・ガラ
ス管、11・・・・・・融着面、12・・・・・・融着
面、13・・・・・・封止治具表面、 14a、14b
・・・・・・封止治具、15a、15b・・・・・・外
部導出リード、16・・・・・・ガラス管、17・・・
・・・半導体ペレット、18・・・・・・封止治具台、
19a、19b・・・・・・外部導出リード、20・・
・・・・ガラス管、21・・・・・・半導体ペレット、
22・・・・・・封止治具表面、23a、23b・・・
・・・外部導出リード、24・・・・・・ガラス管、2
5・・・・・・低融着面、26・・・・・・封止治具表
面、27a、27b・・・・・・外部導出リード、28
・・・・・・ガラス管、29・・・・・・本融着面、3
0・−・・・・封止治具表面。 第 1 語

Claims (1)

    【特許請求の範囲】
  1. 突起状の金属電極を有する半導体ペレットの両面を、お
    のおの外部導出リードと圧着させ、ガラス管で半導体ペ
    レットと外部導出リードの一部を覆った後、適度な温度
    に設定してある封止炉にて、ガラス管と外部導出リード
    を融着して気密性を持たせる2端子半導体装置の製造方
    法において、ガラス管を融着させる段階でガラス管を封
    止治具と接触させることなく融着させることを特徴とす
    る2端子半導体装置の製造方法。
JP5090885A 1985-03-14 1985-03-14 2端子半導体装置の製造方法 Pending JPS61208852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5090885A JPS61208852A (ja) 1985-03-14 1985-03-14 2端子半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5090885A JPS61208852A (ja) 1985-03-14 1985-03-14 2端子半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61208852A true JPS61208852A (ja) 1986-09-17

Family

ID=12871870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5090885A Pending JPS61208852A (ja) 1985-03-14 1985-03-14 2端子半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61208852A (ja)

Similar Documents

Publication Publication Date Title
US3404213A (en) Hermetic packages for electronic components
JPS61208852A (ja) 2端子半導体装置の製造方法
US3535099A (en) Method of forming a hermetic enclosure for electronic devices
US5321307A (en) Hermetically sealed metal stem or header for semiconductor device
US2965818A (en) Manufacture of semiconductor rectifier devices
GB2101401A (en) Glass encapsulated semiconductor device
US4161746A (en) Glass sealed diode
JP2577315B2 (ja) 口金付管球
JPS5915080Y2 (ja) 半導体装置
JPS60182748A (ja) 半導体装置のパツケ−ジおよびその組立方法
JPS59117238A (ja) 半導体装置の製造方法
JPS61125051A (ja) 半導体装置の製造方法
JPS6290952A (ja) 半導体装置
JPH0723962Y2 (ja) 半導体パッケージ
JPS61156842A (ja) 半導体装置の製造方法
JPS5998538A (ja) 半導体装置の製造方法
JPS6024581B2 (ja) リ−ド線の気密封止方法
JPS6155778B2 (ja)
JPS60262447A (ja) ガラススリ−ブ形半導体装置
JPH06325906A (ja) サーミスタの製造法
JPS58124248A (ja) 半導体装置
JPH0631730Y2 (ja) ガスレーザ管
JPS59214244A (ja) 半導体装置
JPS5842764A (ja) メツキ方法
JPS59112635A (ja) 半導体装置用セラミツクパツケ−ジの製造方法