JPS61207000A - ワンタイム型読出し専用メモリ - Google Patents
ワンタイム型読出し専用メモリInfo
- Publication number
- JPS61207000A JPS61207000A JP60046039A JP4603985A JPS61207000A JP S61207000 A JPS61207000 A JP S61207000A JP 60046039 A JP60046039 A JP 60046039A JP 4603985 A JP4603985 A JP 4603985A JP S61207000 A JPS61207000 A JP S61207000A
- Authority
- JP
- Japan
- Prior art keywords
- testing
- data
- cell
- cells
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ワンタイム型読出し専用メモリ（ワンタイム
ＦＲＯＭ ）に係り、特にアクセス時間評価を行なうた
めに内蔵されたアクセス時間評価用回路に関する。
ＦＲＯＭ ）に係り、特にアクセス時間評価を行なうた
めに内蔵されたアクセス時間評価用回路に関する。
従来、紫外線消去型再書込み可能な読出し専用メモリ（
ＥＦＲＯＭ ）にあっては、そのアクセス時間の評価
を行なうためには、データ″０″と′１”との組み合わ
せによるチェック用・ぐタンデータを書き込んでおき、
このパターンデータを読み出すことで可能である。
ＥＦＲＯＭ ）にあっては、そのアクセス時間の評価
を行なうためには、データ″０″と′１”との組み合わ
せによるチェック用・ぐタンデータを書き込んでおき、
このパターンデータを読み出すことで可能である。
一方、上記ＥＰ几ＯＭの紫外線消去用窓を閉塞するよう
にパッケージングされたワンタイム型Ｐ几ＯＭは、使用
者が一度書き込みを行なった後は消去が不能な消去不能
型ＦＲＯＭであり、使用者による任意のパターンデータ
の書き込みを保証するため、製品出荷の際に全てのメモ
リセルのデー４が“１″状態（消去状態、出力はＩ・イ
レペル）に設定されている。
にパッケージングされたワンタイム型Ｐ几ＯＭは、使用
者が一度書き込みを行なった後は消去が不能な消去不能
型ＦＲＯＭであり、使用者による任意のパターンデータ
の書き込みを保証するため、製品出荷の際に全てのメモ
リセルのデー４が“１″状態（消去状態、出力はＩ・イ
レペル）に設定されている。
上記ワンタイム型Ｐ几ＯＭのアクセス時間を製造側で評
価して選別する場合、前記ＥＰＲＯＭに対する評価と同
様にデータ″′Ｏ”、′１”の組み合わせによるチェッ
ク用ノリ−ンデータを誉き込むものとすれば、この書き
込みが許容されるのは上記ワンタイム型Ｐ几ＯＭの製造
時におけるウェハ段階のみであり、このウェア１段階で
しか評価を行なうことができない。
価して選別する場合、前記ＥＰＲＯＭに対する評価と同
様にデータ″′Ｏ”、′１”の組み合わせによるチェッ
ク用ノリ−ンデータを誉き込むものとすれば、この書き
込みが許容されるのは上記ワンタイム型Ｐ几ＯＭの製造
時におけるウェハ段階のみであり、このウェア１段階で
しか評価を行なうことができない。
しかし、このようにウニノ一段階でノ母ターンデータの
書き込みを行なうことは、ウェア・テスト工程の追加、
テスト時間の増大（％に書き込み時間が長くかかる）を
もたらすので問題が多い。
書き込みを行なうことは、ウェア・テスト工程の追加、
テスト時間の増大（％に書き込み時間が長くかかる）を
もたらすので問題が多い。
そこで、ワンタイム型Ｐ几ＯＭのアクセス時間の評価・
選別を製造時の最終テスト（製品テスト）段階あるいは
使用者側で簡単に実施し得る手段の実現が望まれていた
。
選別を製造時の最終テスト（製品テスト）段階あるいは
使用者側で簡単に実施し得る手段の実現が望まれていた
。
本発明は上記の事情に鑑みてなされたもので、通常のメ
モリセルの全てがデータ″′１”に設定されている状態
において、ソフトウェア的にアドレス入力を切り換える
ことにより、又は外部制御入力により、データ″′１″
、“Ｏ＃の組み合せによるチェック用ツクターンデータ
を読み出すことができ、簡単にアクセス時間を評価し得
るワンタイム型読出し専用メモリを提供するものである
。
モリセルの全てがデータ″′１”に設定されている状態
において、ソフトウェア的にアドレス入力を切り換える
ことにより、又は外部制御入力により、データ″′１″
、“Ｏ＃の組み合せによるチェック用ツクターンデータ
を読み出すことができ、簡単にアクセス時間を評価し得
るワンタイム型読出し専用メモリを提供するものである
。
即ち、本発明のワンタイム型読出し専用メモリは、メモ
リセルアレイとして通常のメモリセル群のほかにテスト
用セル群を設けておき、外部入力に基いて上記通常のメ
モリセル群からのデータ読み出し動作からテスト用セル
群からのデータ読み出し動作へ切り換えるようにしてな
ることを特徴とするものである。
リセルアレイとして通常のメモリセル群のほかにテスト
用セル群を設けておき、外部入力に基いて上記通常のメ
モリセル群からのデータ読み出し動作からテスト用セル
群からのデータ読み出し動作へ切り換えるようにしてな
ることを特徴とするものである。
したがって、製品テストなどに際して通常のメモリセル
群を全てデータ″１″の状態に設定したとき、テスト用
セル群を全てデータ″′Ｏ”Ｋ設定しておくことによシ
、データ″１″、′０＃の組み合わせからなるチェック
用パターンデータの読み出しが可能になるので、簡単に
アクセス時間の評価・選別を行なうことができる。
群を全てデータ″１″の状態に設定したとき、テスト用
セル群を全てデータ″′Ｏ”Ｋ設定しておくことによシ
、データ″１″、′０＃の組み合わせからなるチェック
用パターンデータの読み出しが可能になるので、簡単に
アクセス時間の評価・選別を行なうことができる。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。図面はたとえば４０９６語×８ビット構成のワンタ
イムＷ ＦＲＯＭの一部を示しており、１はアドレス入
力端子群、２はアドレスバッファ部、３は行デコーダ部
、４は列デコーダ部、５はメモリセルアレイ、６は列選
択回路群を含むマルチプレクサ、７はセンスアンプ、８
は出力バッファ、９は８ビットデータＤ、〜Ｄ。
る。図面はたとえば４０９６語×８ビット構成のワンタ
イムＷ ＦＲＯＭの一部を示しており、１はアドレス入
力端子群、２はアドレスバッファ部、３は行デコーダ部
、４は列デコーダ部、５はメモリセルアレイ、６は列選
択回路群を含むマルチプレクサ、７はセンスアンプ、８
は出力バッファ、９は８ビットデータＤ、〜Ｄ。
が出力するデータ出力端子である。この場合、本発明に
おいては、メモリセルアレイ５は通常のメモリセル群の
ほかに各行ともテスト用セルであるテスト用セル列が８
列分（８ビット分）設けられると共に、各列ともテスト
用セルであるテスト用セル行が１行分設けられておシ、
製品テストの段階で上記通常のメモリセル群は全てデー
タ″′ｌ”の状態に設定され、テスト用セル群は全てデ
ータ″′０”の状態に設定されている。また、これに伴
って前記行デコーダ部３内には前記テスト用セル行を選
択するためのテストセル用行デコーダ（図示せず）が設
けられている。同様に、前記マルチプレクサ６内には、
前記８列のテスト用セル列にそれぞれ接続されたビット
線を選択するためのテストセル用列選択回路（図示せず
）が設けられている。
おいては、メモリセルアレイ５は通常のメモリセル群の
ほかに各行ともテスト用セルであるテスト用セル列が８
列分（８ビット分）設けられると共に、各列ともテスト
用セルであるテスト用セル行が１行分設けられておシ、
製品テストの段階で上記通常のメモリセル群は全てデー
タ″′ｌ”の状態に設定され、テスト用セル群は全てデ
ータ″′０”の状態に設定されている。また、これに伴
って前記行デコーダ部３内には前記テスト用セル行を選
択するためのテストセル用行デコーダ（図示せず）が設
けられている。同様に、前記マルチプレクサ６内には、
前記８列のテスト用セル列にそれぞれ接続されたビット
線を選択するためのテストセル用列選択回路（図示せず
）が設けられている。
一方、１０は前記アドレス端子群１のうちの所定端子に
アドレス信号レベルよう高電圧の制御信号が印加された
ときを検出して検出ノ４ルスを発生する高電圧検出回路
である。そして、１１は上記高電圧検出回路１０から検
出パルスを供給されたとき前記テストセル用列選択回路
、テストセル用行デコーダの一方または両方を駆動する
デコーダ制御回路である。このデコーダ制御回路１１は
、アドレスバッファ部２からのアドレス信号をモニタし
て、列デコーダ部入力となるアドレス信号が変化したと
きには列デコーダ部４内の前記テストセル用列選択回路
を選択し、行デコーダ部入力となるアト０レス信号が変
化したときには行デコーダ部３内の前記テストセル用行
デコーダを強制的に選択するようにデコーダ選択切換制
御を行なうものである。
アドレス信号レベルよう高電圧の制御信号が印加された
ときを検出して検出ノ４ルスを発生する高電圧検出回路
である。そして、１１は上記高電圧検出回路１０から検
出パルスを供給されたとき前記テストセル用列選択回路
、テストセル用行デコーダの一方または両方を駆動する
デコーダ制御回路である。このデコーダ制御回路１１は
、アドレスバッファ部２からのアドレス信号をモニタし
て、列デコーダ部入力となるアドレス信号が変化したと
きには列デコーダ部４内の前記テストセル用列選択回路
を選択し、行デコーダ部入力となるアト０レス信号が変
化したときには行デコーダ部３内の前記テストセル用行
デコーダを強制的に選択するようにデコーダ選択切換制
御を行なうものである。
次に、上記ワンタイム型Ｐ几ＯＭの読み出し動作を説明
する。使用者によるデータ書き込み後における使用に際
しては、通常のワンタイム型Ｐ几ＯＭの使用と同様にア
ドレス入力の印加→アドレスデコード動作→通常のメモ
リセルの選択→センスアンｆ動作→出力パッファ動作の
順で出力データが得られる。
する。使用者によるデータ書き込み後における使用に際
しては、通常のワンタイム型Ｐ几ＯＭの使用と同様にア
ドレス入力の印加→アドレスデコード動作→通常のメモ
リセルの選択→センスアンｆ動作→出力パッファ動作の
順で出力データが得られる。
これに対して、上記ワンタイム型ＦＲＯＭの製品テスト
に際しては、先ず、通常の読み出し動作により通常のメ
モリセルから“１”データを読み出した後に、アドレス
入力端子群１のうちの１個の特定端子に高電圧を印加す
る。このとき、高電圧検出回路１０の検出ノ？ルスによ
ってデコーダ制御回路１１がテストセル用列選択回路お
よびまたはテストセル用行デコーダを急動する。
に際しては、先ず、通常の読み出し動作により通常のメ
モリセルから“１”データを読み出した後に、アドレス
入力端子群１のうちの１個の特定端子に高電圧を印加す
る。このとき、高電圧検出回路１０の検出ノ？ルスによ
ってデコーダ制御回路１１がテストセル用列選択回路お
よびまたはテストセル用行デコーダを急動する。
したがって、その直前まで選択されていた通常のメモリ
セルと同一行およびまたは同一列のテスト用セルが選択
されて“０”データが読み出され、センスアンプ７によ
りセンスされて出力バッファ８から出力するようになる
。以下、アドレス入力を変化させて上記したような通常
の読み出し動作およびテスト用セルデータ貌み出し動作
を繰り返すことによって、デーダ”１″、０”の組み合
わせからなるチェック用・ンターンデータヲ読み出すこ
とが可能になり、アクセス時間の評価・選別が可能にな
る。
セルと同一行およびまたは同一列のテスト用セルが選択
されて“０”データが読み出され、センスアンプ７によ
りセンスされて出力バッファ８から出力するようになる
。以下、アドレス入力を変化させて上記したような通常
の読み出し動作およびテスト用セルデータ貌み出し動作
を繰り返すことによって、デーダ”１″、０”の組み合
わせからなるチェック用・ンターンデータヲ読み出すこ
とが可能になり、アクセス時間の評価・選別が可能にな
る。
また、前記実施例では、アドレス入力端子群に高電圧を
印加するものとしたが、これに代えて他の入力端子であ
って読み出し動作中に高電圧全印加して差し支えない端
子とか空き端子（Ｎｏピン）を使用するようにしてもよ
い。また、特定端子に高電圧を印加して高電圧検出回路
で検出することに代えて、所定の複数の端子にそれぞれ
通常レベルの信号を印加し、この各信号の論理をとり、
所定条件が成立しているときに検出パルスを発生する論
理回路を設けるようにしてもよい。
印加するものとしたが、これに代えて他の入力端子であ
って読み出し動作中に高電圧全印加して差し支えない端
子とか空き端子（Ｎｏピン）を使用するようにしてもよ
い。また、特定端子に高電圧を印加して高電圧検出回路
で検出することに代えて、所定の複数の端子にそれぞれ
通常レベルの信号を印加し、この各信号の論理をとり、
所定条件が成立しているときに検出パルスを発生する論
理回路を設けるようにしてもよい。
また、テスト用セル群を通常のメモリセル群に対すると
同様にアドレス入力およびそのデコード出力によシ選択
するように構成した場合（たとえば上記実施例でアドレ
ス信号Ａ、２を追加してテスト用セルのアドレスを指定
する場合）には、前記高電圧検出回路１０およびデコー
ダ制御回路１１を省略することができ、製品テストに際
してアドレス入力をソフトウェア的に制御して通常メモ
リセルとテスト用セルとを交互に選択することによシチ
ェック用パターンデータの読み出しが可能になる。
同様にアドレス入力およびそのデコード出力によシ選択
するように構成した場合（たとえば上記実施例でアドレ
ス信号Ａ、２を追加してテスト用セルのアドレスを指定
する場合）には、前記高電圧検出回路１０およびデコー
ダ制御回路１１を省略することができ、製品テストに際
してアドレス入力をソフトウェア的に制御して通常メモ
リセルとテスト用セルとを交互に選択することによシチ
ェック用パターンデータの読み出しが可能になる。
上述したように本発明のワンタイム型読出し専用メモリ
によれば、通常のメモリセルの全てがデータ“１＃に設
定されている状態において、ソフトウェア的にアドレス
入力を切り換えることによシ、あるいは外部制御入力に
より、データ′１″、′０”の組み合わせによるチェッ
ク用パターンデータの読み出しが可能になる。したがっ
て、ウェハ段階でパターンデータの書き込みを行なった
のち評価を行なう場合に比べて、メモＩＪ ４品のアク
セス時間を簡単に評価・選別することができる。
によれば、通常のメモリセルの全てがデータ“１＃に設
定されている状態において、ソフトウェア的にアドレス
入力を切り換えることによシ、あるいは外部制御入力に
より、データ′１″、′０”の組み合わせによるチェッ
ク用パターンデータの読み出しが可能になる。したがっ
て、ウェハ段階でパターンデータの書き込みを行なった
のち評価を行なう場合に比べて、メモＩＪ ４品のアク
セス時間を簡単に評価・選別することができる。
図面は本発明に係るワンタイム型続出し専用メモリの一
実施例の読み出し系を示す構成説明図である。 １・・・アドレス入力端子群、２・・・アドレスバッフ
ァ、３・・・行デコーダ部、４・・・列デコーダ部。 ５・・・メモリセルアレイ、６・・・マルチブレフサ、
７・・・センスアンプ、８・・・出力バッファ、９・・
・データ出力端子群、１０・・・高電圧検出回路、ＩＩ
・・・デコーダ制御回路。
実施例の読み出し系を示す構成説明図である。 １・・・アドレス入力端子群、２・・・アドレスバッフ
ァ、３・・・行デコーダ部、４・・・列デコーダ部。 ５・・・メモリセルアレイ、６・・・マルチブレフサ、
７・・・センスアンプ、８・・・出力バッファ、９・・
・データ出力端子群、１０・・・高電圧検出回路、ＩＩ
・・・デコーダ制御回路。
Claims (3)
- （１）ワンタイム型読出し専用メモリにおいて、メモリ
セルアレイとして通常のメモリセル群のほかにテスト用
セル群を設けておき、外部入力に基いて上記通常のメモ
リセル群からのデータ読み出し動作からテスト用セル群
からのデータ読み出し動作へ切り換える制御手段を具備
してなることを特徴とするワンタイム型読出し専用メモ
リ。 - （２）前記制御手段は、外部端子に印加される制御入力
を検出し、この検出出力によって前記テスト用セル群の
アドレス指定を行なうように制御することを特徴とする
前記特許請求の範囲第１項記載のワンタイム型読出し専
用メモリ。 - （３）前記制御手段は、アドレス入力端子に印加される
テスト用セル群指定アドレス信号をデコードしてテスト
用セル群を選択することを特徴とする前記特許請求の範
囲第１項記載のワンタイム型読出し専用メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60046039A JPS61207000A (ja) | 1985-03-08 | 1985-03-08 | ワンタイム型読出し専用メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60046039A JPS61207000A (ja) | 1985-03-08 | 1985-03-08 | ワンタイム型読出し専用メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61207000A true JPS61207000A (ja) | 1986-09-13 |
Family
ID=12735888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60046039A Pending JPS61207000A (ja) | 1985-03-08 | 1985-03-08 | ワンタイム型読出し専用メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61207000A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62229600A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JPS63229696A (ja) * | 1987-03-18 | 1988-09-26 | Nec Corp | 読み出し専用メモリを有する半導体装置 |
| JPS63276794A (ja) * | 1987-05-07 | 1988-11-15 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
1985
- 1985-03-08 JP JP60046039A patent/JPS61207000A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62229600A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JPH0530000B2 (ja) * | 1986-03-31 | 1993-05-06 | Tokyo Shibaura Electric Co | |
| JPS63229696A (ja) * | 1987-03-18 | 1988-09-26 | Nec Corp | 読み出し専用メモリを有する半導体装置 |
| JPS63276794A (ja) * | 1987-05-07 | 1988-11-15 | Mitsubishi Electric Corp | 半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7305514B2 (en) | Command sequence for optimized power consumption | |
| US5339277A (en) | Address buffer | |
| JPH05249196A (ja) | 半導体記憶装置 | |
| JPS61207000A (ja) | ワンタイム型読出し専用メモリ | |
| JP2001512614A (ja) | 可変ページサイズを有する再プログラム可能メモリデバイス | |
| JPH0793997A (ja) | スタティック型半導体記憶装置 | |
| JPH07141320A (ja) | 電流読み出し方法及びマイクロコントローラ | |
| JPH0313680B2 (ja) | ||
| US4758991A (en) | Rewritable semiconductor memory device having a decoding inhibit function | |
| JPH07192481A (ja) | 半導体記憶装置 | |
| KR20010007303A (ko) | 반도체 기억 장치 | |
| JPH01151100A (ja) | 不揮発性半導体記憶装置 | |
| JPS60131700A (ja) | 不揮発性半導体メモリ | |
| JPH10154400A (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置におけるブロック消去のテスト方法 | |
| JP3970391B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH08161897A (ja) | 半導体メモリ装置 | |
| JPH03269900A (ja) | 半導体集積回路 | |
| JP3711691B2 (ja) | マイクロコントローラ | |
| JPH0729378A (ja) | メモリおよびその制御回路 | |
| JPS62298100A (ja) | 半導体記憶装置 | |
| JPS63311693A (ja) | 半導体記憶装置 | |
| JPH1186600A (ja) | 不揮発性半導体記憶装置 | |
| JP2744984B2 (ja) | 半導体不揮発性メモリ装置 | |
| JPH0793039B2 (ja) | メモリアドレス制御回路 | |
| JPS63152100A (ja) | 半導体記憶装置 |