JPS61204700A - サンプリング周波数変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ　産業上の利用分野 Ｂ　発明の概要 Ｃ従来の技術（第３図） Ｄ　発明が解決しようとする問題点 Ｅ　問題点を解決するための手段（第１図）Ｆ　作用 Ｇ　実施例（第１図、第２図） Ｈ発明の効果 Ａ　産業上の利用分野 本発明は標本化され、量子化されたサンプル列をこれと
異なるサンプリング周期をもつサンプル列に変換するサ
ンプリング周波数変換装置に関する。

Ｂ　発明の概要 本発明は標本化され、量子化されたサンプル列をこれと
異なるサンプリング周期をもつサンプル列に変換するサ
ンプリング周波数変換装置において、入力サンプリング
周波数ｆｓｉを倍周したタイミングパルスをクロック入
力信号とし、出力サンプリング周波数ｆｓｏを分周した
タイミングパルスをリセット入力信号とするカウンタと
、このカウンタの出力信号が供給されると共にこの出力
サンプリング周波数ｆｓｏを分周したタイミングパルス
をランチ入力信号とする第１のレジスタと、この第１の
レジスタのホールドデータを一方の入力信号とするアダ
ーとこのアゲ−の出力信号をデータ入力信号とし、この
出力サンプリング周波数ｆｓ。

であるタイミングパルスをランチ入力信号とする第２の
レジスタとを有し、この第２のレジスタのホールドデー
タをこのアダーの他方の入力信号とすると共にこの第２
のレジスタのホールドデータを出力サンプル値算出用の
パラメータあるいはサンプリング周波数変換用の制御量
として用いる様にして入力サンプル列のサンプリング周
波数ｆｓｉを所望のサンプリング周波数ｆｓｏの出力サ
ンプル列にデジタル信号のままで変換できると共に分解
精度を上げることができる様にしたものである。

Ｃ従来の技術 一般にＰＣＭ信号伝送方式が実用化されているが、この
実用化されているＰＣＭ信号のサンプリング周波数は例
えばコンパクトディスク（ＣＤ）では４４．１ｋＨｚ、
衛星放送では３２ｋＨｚと４８ｋ）Ｉｚ、　ＰＣＭプロ
セッサーでは４４．０５６ｋＨｚの如く種々異っており
、この異なるサンプリング周波数を有するＰＣＭ信号に
互換性を持たせることが要請されている。

従来このＰＣＭ信号のサンプリング周波数を変換する場
合、先ずこのＰＣＭ信号をデジタル−アナログ変換し、
この変換されたアナログ信号を再び所望のサンプリング
周波数でサンプリングし、その後量子化して所望のサン
プリング周波数のＰＣＭ信号としていた。この場合デジ
タル−アナログ変換器及びアナログ−デジタル変換器の
使用を必要とし構成が複雑となると共に高価になり、更
にデジタル−アナログ変換器、アナログ−デジタル変換
器と信号が通過するので、この信号の質が劣化する不都
合があった。

そこで先にＰＣＭ信号をデジタル信号のままでサンプリ
ング周波数を変換するサンプリング周波数変換装置とし
て第３図に示す如きものが提案さている（特開昭５７−
１１５０１５号公報）。

即ちこの第３図に於いて、（１）はサンプリング周波数
を変換しようとするサンプル列のサンプリング周波数ｆ
ｓｉ信号が供給される入力サンプリング周波数信号入力
端子を示し、この入力サンプリング周波数信号入力端子
（１１に供給されるサンプリング周波数ｆｓｉ信号を周
波数を２Ｎ倍例えば２７倍に倍周するＰＬＬ回路（２）
に供給し、このＰ　Ｌ　１．回路（２）の出力側に得ら
れる２’−ｆｓｉの周波数の信号をカウンタ（３）のク
ロック信号入力端子Ｃに供給し、また（４）は得ようと
するサンプリング周波数ｆｓｏ信号が供給される出力サ
ンプリング周波数信号入力端子を示し、この出力サンプ
リング周波数信号入力端子（４）に供給されるサンプリ
ング周波数ｆｓｏ信号をカウンタ（３）のリセット端子
ｒにリセット信号として供給すると共にこのカウンタ（
３）のカウントデータをラッチするレジスタ（５）のラ
ッチ端子！にランチタイミング信号としてこの出力サン
プリング周波数ｆｓｏ信号を供給する。この場合、カウ
ンタ（３）は１／　ｆｓｉをカラ〉′ト周期としている
ので、Ｎビット長を必要とする。このカウンタ（３）の
カウントデータは出力サンプリング周波数ｆｓ。

でレジスタ（５）にラッチされ、その直後に、カウンタ
（３）はリセットされて、続けてＯからのカウントをス
タートする。従ってこのレジスタ（５）に保存されたデ
ータは、結果的に出力サンプルポイントの直前の入力サ
ンプルポイントに対する位相を意味している（ただし、
この位相とは瞬時の値であり、２Ｎを１として規格化し
たものと考える。）。このレジスタ（５）のホールドデ
ータを演算回路（６）に供給する。また（７）はサンプ
リング周波数を変換しようとするサンプル列が供給され
る入力サンプル列入力端子を示し、この入力サンプル列
入力端子（７）に供給される入力サンプル列を演算回路
（６）に供給し、この演算回路（６）より所望のサンプ
リング周波数のサンプル列を得る為の出力サンプル列出
力端子（８）を導出する。

この場合この演算回路（６）に於いてはレジスタ（５）
に得られる位相データをパラメータあるいは制御量とし
て入力サンプル値から希望する出力サンプルポイントの
サンプル値を算出することができる。

この位相データ（φｉ）と入力サンプル列（Ｘ、）と出
力サンプル列（ｙｉ　ｌ　との関係を時間軸上で示すと
第４図に示す如くである。ここで本例の理解を容易にす
る為この演算回路（６）の従来構成の代表的な手法につ
いて説明する。

その手法の１つは多項式補間による出力サンプル値算出
である。第５図は多項式補間の１例として、直線補間（
１次補間）によって出力サンプル値の近似値を算出する
手順を説明するための図である。Ｘｉ、ＸＬ１は入力サ
ンプル列の各振幅値、Ｙｊは出力サンプル値の振幅値、
φシは出力サンプルポイントの直前の入力サンプルポイ
ントに対する位相（０≦φｊ〈１）である。ｙ＞はＸｉ
。

ＸＬ−１，φｊから次の関係式で求められる。

ｙｌ＝Ｘｈ−ｔ＋（ＸＬ　　ｘｔ−１）φｉ　　　−−
−１１１この関係式はまた出力サンプルポイントの位相
データが求まれば入力サンプル列から出力サンプル列の
値を導き出せることを意味する。

さらに近似値の誤差を小さくするためより高い次数の多
項式を用いたとしても、位相データをパラメータとして
入力サンプル列から出力サンプル値を算出できることに
は変わりない。

この多項式補間演算を第３図の中の演算回路（６）で行
う場合、レジスタ（５）に保持されたデータはここに示
した位相データ（φｉ）そのものを示している。

また他の手法はデジタル・フィルタリングを応用した手
法である。

いま変換比がＬ／Ｍ　（Ｌ、　Ｍ：整数）であるような
サンプリング周波数の変換は第６図に示す如く次のよう
な手順で行うことができる。

まず、入力サンプル列（Ｘ、）の各サンプル間にＬ−１
個のＯ値をもつサンプルを充填する。この結果見かけ上
サンプリング周波数はＬ倍に増加するが、サンプル列の
もつ周波数スペクトルは変化しない。次にこのサンプル
列を、“　Ｌ／２倍のサンプリング周波数までの範囲で
、人、出力サンプリング周波数のうち低い方のもつ信号
帯域だけを通過域とするようなローパスフィルタの特性
を有するインパルス・レスポンスからなる計数列”とた
たみ込みを行うことによってＬ倍に補間されたサンプル
列が得られる。ただし、このたたみ込み演算はＯづめさ
れた全サンプルポイントにわたって行う必要はない。な
ぜなら、今得ようとしているのは出力サンプルポイント
上のサンプル値であり、この出カポインドの算出だけを
行うことにより、演算回数は１／Ｍに削減される。

ここではローパスフィルタのインパルス・レスポンスか
らなる計数列を１例としてＫｏ、に１゜Ｋ２　、　　・
　・　・　Ｋｒ　、　・　・　・　Ｋ２Ｔ−１，Ｋ２ｒ
の２ｒ＋１（固の計数列としている。

入力サンプル列（Ｘ、）とこの計数列をたたみ込んで、
出力サンプル列（ｙｊ　ｌを得るという操作は次の関係
式によって示される。

ｙｉ　＝０−９＋ｘｒ−ｘ０Ｋｒ＋し一φ）Ｌ＋ＸＬ−
１°に、ｒ−φｉＬ＋　ｘｔ　　Ｋｒ−Ｌ−１ＬＬ＋　
ＸＬ＋Ｉ　ＨＫｒ−ｑＬ−φｌＬ÷・・・・（２） （φｉ＝φ／Ｌ、　１／Ｌ、　２／Ｌ、・・・・。

（Ｌ−１）　／Ｌ　） この式から明らかなように、１つの出力サンプルを算出
するためには、係数ば■、個おきに等間隔で抽出されて
積和演算されることになる。そのため第７図に示すテー
ブルに示すように、あらかじめＬ個おきに係数を抽出し
て並べかえることによってＬ個の係数セットからなる係
数テーブルを形づくっておき、φＪの値から、適合する
係数セットを選択するようなシーケンスを組むと便利で
ある。

具体的には係数セットを別個にＲＯＭ等のメモリー素子
に記憶してアドレスを割振っておき、位相データφシが
各々のアドレスに対応するようにして、係数セントをセ
レクトする方法等が考えられる。

以上、デジタル・フィルタリングを応用した出力サンプ
ル値算出の手法について述べたが、ここでも位相φりを
知ることによって、これを制御量として入力サンプル列
から出力サンプル値を求められる。

以上演算回路の代表的構成の動作について述べたが、こ
れらによって得られた出力サンプル値は、いずれにして
も入力サンプル列から求めた近似値である。そして、演
算回路に供給される位相データの分解精度を高めること
が、出力サンプル値の近似誤差を減らすための必要条件
である。

Ｄ　発明が解決しようとする問題点 斯る第３図の従来構成に於いてはカウンタ（３）のもつ
分解精度は２Ｎを越えることはできない。この第３図の
構成で分解精度を更に高めるためにはＰＬＬ回路（２）
の倍周比を高めなければならないが、ある範囲例えばＰ
ＬＬ回路（２）の出力周波数が１０ＭＨｚ（この場合入
力サンプリング周波数ｆｓｉが４４．１ｋＨｚのときＮ
−７）を越えた倍周化拡大は技術的に限界であり、分解
精度を上げられない不都合があった。

本発明は、斯る点に鑑み簡単な構成で分解精度を向上す
ることができるようにしたものである。

Ｅ　問題点を解決するための手段 本発明サンプリング周波数変換装置は入力サンプリング
周波数ｆｓｉを倍周したタイミングパルスをクロック入
力信号とし、出力サンプリング周波数ｆｓｏを分周した
タイミングパルスをリセット入力信号とするカウンタ（
９）と、このカウンタ（９）の出力信号が供給されると
共にこの出力サンプリング周波数ｆｓｏを分周したタイ
ミングパルスをラッチ入力信号とする第１のレジスタα
のと、この第１のレジスタα〔のホールドデータを一方
の入力信号とするアダー（１１）と、このアダー（１１
）の出力信号をデータ入力信号とし、この出力サンプリ
ング周波数ｆｓｏであるタイミングパルスをラッチ入力
信号とする第２のレジスタ（１２）とを有し、この第２
のレジスタ（１２）のホールドデータをこのアダー（１
１）の他方の入力信号とすると共にこの第２のレジスタ
（１２）のホールドデータを出力サンプル値算出用のパ
ラメータあるいはサンプリング周波数変換用の制御量と
して用いる様にしたものである。

Ｆ　作用 斯る本発明に於いて、従来同様に入力サンプル列のサン
プリング周波数ｆｓｉを所望のサンプリング周波数ｆｓ
ｏの出力サンプル列にデジタル信号のままで変換でき、
更に本発明に於いては第１のしその間は同一のデータを
保存しており、この保存データを出力サンプリング周波
数ｆｓｏ信号毎にアダー　（１１）を介して累積加算し
、加算結果を第２のレジスタ（１２）に保存することに
なり、この第２のレジスタ（Ｉ２）のホールドデータは
最終的に下位Ｍビットが切捨てられて等価的にＭビット
のシフトライ）（１／２Ｍの平均化）が行なわれ、これ
により演算回路（６）で演算しているので入力サンプリ
ング周波数ｆｓｉを２Ｎ倍に倍周すると共にときは分解
精度は２Ｎ＋Ｍとなり、例えばＮ＝７でＭ＝９のときは
その分解精度は２１６＝　３２７６８となり、第３図構
成の従来の分解精度例えば２７＝１２８に比較し、約３
００倍となる。

Ｇ　実施例 以下第１図及び第２図を参照しながら本発明サンプリン
グ周波数変換装置の一実施例につき説明しよう。この第
１図に於いて第３図に対応する部分には同一符号を付し
、その詳細説明は省略する。

第１図に於いては、入力サンプリング周波数信号入力端
子（１）に供給されるサンプリング周波数を変換しよう
とするサンプル列のサンプリング周波数ｆｓｉ信号を周
波数を２Ｎ倍例えば２７倍に倍周するＰＬＬ回路（２）
に供給し、このＰＬＬ回路（２）の出力側に得られる２
Ｎ−ｆｓｉの周波数の信号をカウンターＱＩのクロック
信号入力端子Ｃに供給する。

また、出力サンプリング周波数信号入力端子（４）に供
給される得ようとするサンプリング周波数ｆｓ。

カウンタ（９）のリセット信号ｒにリセット信号として
供給する。この場合カウンタ（９）はＮ＋Ｍ以上のビッ
ト長とする。このカウンタ（９）のカウントデータを第
１のレジスタα０）のデータ入力端子に供給すソチ端子
ｌにラッチタイミング信号として供給する。この場合こ
の第１のレジスタ００）はＮ＋Ｍ以上のビット長とする
。この第１のレジスタ００）のホールドデータをアダー
（１１）の一方の入力端子に供給し、このアダー（１１
）の加算結果を第２のレジスタ（１２）のデータ入力端
子に供給すると共に出力サンプリング周波数信号入力端
子（４）に供給される出力サンプリング周波数ｆｓｏ信
号をこの第２のレジスタ（１２）のラッチ端子ｐにラッ
チタイミング信号として供給する。この場合アダー（１
１）及び第２のレジスタ（１２）は夫々Ｎ＋２Ｍ以上の
ビット長を有するものとする。この第２のレジスタ（１
２）のホールドデータのうち下位Ｍビットを除いた上位
Ｎ＋Ｍビットを演算回路（６）に供給すると共にこの第
２のレジスタ（１２）のホールトデータの全てをこのア
ダー（１１）の他方の入力端子に供給する。その他は第
３図と同様に構成する。

本例は上述の如く構成されているのでカウンタ２　″ ■のレジスタ００）にランチされ、この直後にカウンタ
（９）の内容はりセットされ、再びカウンタ（９）は０
からカウントを開始する。この第１のレジスタ０（０に
ホールドされたデータは第２のレジスタ（１２）のホー
ルドデータと加算され、この加算結果は出力サンプリン
グ周波数ｆｓｏ信号ごとに改めて第２のレジスタ（１２
）にラッチされる。即ら第１のしるがその間は同一のデ
ータを保存しており、この保存データを出力サンプリン
グ周波数ｆｓｏ信号毎にアダー（１１）を介して累積加
算し、この加算結果を毎回この第２のレジスタ（１２）
に保存することになる。更にこのデータの下位Ｍビット
が除かれるという意味はＭビット下位方向へのシフトｉ
作することで、この操作によって演算回路（６）に送ら
れる位相データは２Ｍ回の加算平均が行われたことにな
る。

第２図にこの第１図の各部のタイミング波形図を示す。

第２図Ａは出力サンプリング周波数ｆｓ。

第２図ＣはＰＬＬ回路（２）の出力信号、第２図りはカ
ウンタ（９）の出力信号、第２図Ｅは第１のレジスタ０
ωの出力信号、第２図Ｆはアダー（１１）の出力信号、
第２図Ｇは第２のレジスタ（１２）の出力信号である。

この第１図の構成によって得られた位相データが実際に
Ｎ＋Ｍビットの分解精度を有していることにつき以下に
考察する。

以下の考察は１／　（ｆｓｏ／　２　”　）の１周期間
に着目したもので、カウント結果は２Ｍ＋Ｎを１として
規格化して扱う。第１のレジスタ０口）にホールドされ
たデータはこれをＱＡとおけば、 Ｑ＾＝τ＋ε、　　　　　　　　・・・・（３）でＱＡ
は表わされる。ここでｒ　＝　　１／　（ｆｓｏ／　２
’　）すなわち分周器（１３）の出力パルスの周期、ε
。

はカウント結果の有する誤差である。

つづいてアダー（１１）を通して累積されてゆく過程に
ある第２のレジスタ（１２）のホールドデータをＱｓｎ
　（ｎ＝０．　１．　２．　・＝・、　　２Ｍ１）とす
ると、 Ｑｅｎ　：Ｑｓｎ−＋　＋　ＱＡ　　　ＰＴとなる。こ
こでＴは第２のレジスタ（１２）における２　Ｎ＋７Ｍ
カウント値、ｐ＝ｏ又は１すなわちＰＴは第２のレジス
タ（１２）のオーバーフローである。

ＱＲｎの初期値ＱＦＩＯを真値・τａ１誤差；εａに分
解し Ｑｓｏ＝　ｃ、）　＋　ε６　　　　　　　−ｆ５１と
すると、（４）式は（６）式で示される。ただしτ気は
Ｑｓｎの真値ε箸は誤差を表わす。

ＱＦｌｎ−τ気＋ε気 ・・・・（６） これを真値と誤差分に分けると、 τ　實　＝　τ　ｏ　　　十　　ｎ　τ　−ＰＴ　　　
　　　　　　・・　・・　（７）この（８）式の誤差分
に注目するとεａはこのカウント周期における初期値の
エラーである。これがに設定されていたとすれば、 ε　も　〈　ε　ａ　　士　　（２Ｍ　　−１）　　　
ε　Ｂ　　　ｍａｘ２Ｎ＋Ｍ　　　　２Ｎ＋Ｍ　　　　
２Ｎ・・・００） の範囲にε気があることがわかる。

第２のレジスタ（１２）のホールドデータは最終的に下
位Ｍビットが切捨てられて等価的にＭビットのシフトラ
イト（１部２Ｍの平均化）が行なわれる。この操作によ
り最終的に得られる位相データの誤差は ｚ　ｒ″　　　　　　　　　２　Ｎ＋門となり、Ｎ＋Ｍ
ビット長のｌ　ＬＳＢ以下となることがわかる。よって
第１図の構成によって得られた位相データがＮ＋Ｍビッ
トの分解精度を実現した、二とが確認できた。

この場合例えばＮ＝７でＭ＝９のときはその分解精度は
２゛ゝ＋９＝　２　”　＝　３２７６８となり、第３図
構成の従来の分解精度例えば２７＝１２８に比較し、約
３００倍となる。

この第２のレジスタ（１２）のホールドデータの上位Ｎ
−１−Ｍビットが演算回路（６）に供給されたときは、
この演算回路（６）に於いては従来と同様にして入力サ
ンプル列入力端子（７）より入力サンプル列のサンプリ
ング周波数ｆｓｉをデジタル信号のままで出力サンプリ
ング周波数ｆｓｏに変換された出力サンプル列を得るこ
とができる。

また他の実施例として、第１図の構成のうち１部あるい
は全部をデジタルシグナルプロセノサに代表されるよう
なプログラマブル演算プロセッサを使って置き換える手
段がある。この場合、命令シーケンスを適当に設定する
ことにより、第１図の実施例と同様な機能及び効果を実
現できる。また本発明は上述実施例に限らず、本発明の
要旨を逸脱することなくその他種々の構成が取り得るこ
とは勿論である。

Ｈ発明の効果 本発明に依れば入力サンプル列のサンプリング周波数ｆ
ｓｉを所望のサンプリング周波数ｆ　ｓｏの出く分解精
度を上げることができる利益がある。

【図面の簡単な説明】

第１図は本発明サンプリング周波数変換装置の一実施例
を示す構成図、第２図は第１図のタイミング波形図、第
３図は従来のサンプリング周波数変換装置の例を示す構
成図、第４図、第５図、第６図及び第７図は夫々サンプ
リング周波数変換装置の説明に供する線図である。 （１１は入力サンプリング周波数信号入力端子、（２）
はＰＬＬ回路、（４）は出力サンプリング周波数信号入
力端子、（６）は演算回路、（９）はカウンタ、００）
は第１のレジスタ、（１１）はアダー、（１２）は第２
のレジスタである。 オ疋＋のアシプリンヂ１し反ば変換ｉ５１謳３図 入出力ＴンプＬフ１１とイ立梠テ一タ 万１図

Claims (1)

1. 【特許請求の範囲】 入力サンプリング周波数を倍周したタイミングパルスを
   クロック入力信号とし、出力サンプリング周波数を分周
   したタイミングパルスをリセット入力信号とするカウン
   タと、 該カウンタの出力信号が供給されると共に上記出力サン
   プリング周波数を分周したタイミングパルスをラッチ入
   力信号とする第１のレジスタと、該第１のレジスタのホ
   ールドデータを一方の入力信号とするアダーと、 該アダーの出力信号をデータ入力信号とし、上記出力サ
   ンプリング周波数であるタイミングパルスをラッチ入力
   信号とする第２のレジスタとを有し、 該第２のレジスタのホールドデータを上記アダーの他方
   の入力信号とすると共にこの第２のレジスタのホールド
   データを出力サンプル値算出用のパラメータあるいはサ
   ンプリング周波数変換用の制御量として用いることを特
   徴とするサンプリング周波数変換装置。