JPS61195425A - 浮動小数点演算処理装置 - Google Patents
浮動小数点演算処理装置Info
- Publication number
- JPS61195425A JPS61195425A JP60035242A JP3524285A JPS61195425A JP S61195425 A JPS61195425 A JP S61195425A JP 60035242 A JP60035242 A JP 60035242A JP 3524285 A JP3524285 A JP 3524285A JP S61195425 A JPS61195425 A JP S61195425A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- exponent
- mantissa
- floating point
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2101/00—Indexing scheme relating to the type of digital function generated
- G06F2101/08—Powers or roots
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１技術分野Ｊ
本発明は例えば電子計算機等の浮動小数点演算処理装置
に属する。
に属する。
〔従来技術Ｊ
従来、この種の演算処理装置では、浮動小数点データの
２乗を求める場合に浮動小数点乗算器と加算器を用いて
いたが、仮数部の２５１！を計算する時に１例えばオー
バフローを避ける為の正規化等の為に数ステップ（又は
数クロック）を必要としていた。その為、高速の計算は
難しかった。
２乗を求める場合に浮動小数点乗算器と加算器を用いて
いたが、仮数部の２５１！を計算する時に１例えばオー
バフローを避ける為の正規化等の為に数ステップ（又は
数クロック）を必要としていた。その為、高速の計算は
難しかった。
［目的Ｊ
本発明は上記従来技術の欠点に鑑みて成されたもので、
その目的は複雑な制御回路を用いることなく、高速な浮
動小数点のｎ乗演算を可能にする浮動小数点演算処理装
置を提供する事にある。
その目的は複雑な制御回路を用いることなく、高速な浮
動小数点のｎ乗演算を可能にする浮動小数点演算処理装
置を提供する事にある。
［実施例Ｊ
Ｅ記目的を達成する為に本発明に係る実施例の浮動小数
点演算処理装置は仮数部の計算にＲＯＭを、指数部の演
算には桁とげ（又はシフト）を用いる。
点演算処理装置は仮数部の計算にＲＯＭを、指数部の演
算には桁とげ（又はシフト）を用いる。
第１図は演算処理装置内部での処理データの浮動少数点
表示を表わす０図中、指数部３０はｅフ〜ｅｏの８ビー
２ト長で、仮数部４０はｍ２ｉ〜ｍＯの２２ビツト長で
ある。仮数部の表示は通常少数点を最左側に置く場合と
最右側に置く場合の２通りある１本実施例では、小数点
を最左側に置き、かつ最上位のビットは常に′ｌ″であ
るように正規化するものとする場合を１例として説明す
る。即ち１例えば１１．００１０１Ｘ ２３″は”１．
１００１０１Ｘ ２４″と正規化されて表示される。こ
れら指数部及び仮数部のビット長はもちろん任意の長さ
でもよい。
表示を表わす０図中、指数部３０はｅフ〜ｅｏの８ビー
２ト長で、仮数部４０はｍ２ｉ〜ｍＯの２２ビツト長で
ある。仮数部の表示は通常少数点を最左側に置く場合と
最右側に置く場合の２通りある１本実施例では、小数点
を最左側に置き、かつ最上位のビットは常に′ｌ″であ
るように正規化するものとする場合を１例として説明す
る。即ち１例えば１１．００１０１Ｘ ２３″は”１．
１００１０１Ｘ ２４″と正規化されて表示される。こ
れら指数部及び仮数部のビット長はもちろん任意の長さ
でもよい。
説明を明瞭にする為に、先ず２乗演算の場合について説
明を行う、上述したようなビット長の指数部、・仮数部
をもつ演算処理装置で２５Ｉ！を行なう場合に理論的に
は、浮動小数点の入力データの指数部の有効数字の桁数
は最大７桁まで、仮数部のそれは１１桁までである。と
ころで、浮動少敬点データを２乗した場合は当然ながら
、指数部３０の指数は偶数となり従って、最下位のビッ
トｅ。
明を行う、上述したようなビット長の指数部、・仮数部
をもつ演算処理装置で２５Ｉ！を行なう場合に理論的に
は、浮動小数点の入力データの指数部の有効数字の桁数
は最大７桁まで、仮数部のそれは１１桁までである。と
ころで、浮動少敬点データを２乗した場合は当然ながら
、指数部３０の指数は偶数となり従って、最下位のビッ
トｅ。
は“θ″である。又、同じく仮数部４０については有効
数字が２２桁以上発生ず場合もあり得、このような場合
は従来技術ではオーバフローを避ける為に、指数部３０
の値を１増やして仮数部４０を正規化していた。即ち、
この正規化の為に数クロック必要となっていたのである
。
数字が２２桁以上発生ず場合もあり得、このような場合
は従来技術ではオーバフローを避ける為に、指数部３０
の値を１増やして仮数部４０を正規化していた。即ち、
この正規化の為に数クロック必要となっていたのである
。
そこで、本発明の実施例では２乗する事によって有効数
字がオー／ヘアローするような数値は前もって知る車が
出来る事に注目して、２３ビツト出力のＲＯＭ （リ
ードオンリメモリ）を用意して、該ＲＯＭの２２ビツト
出力には２乗した時の仮数部をＭＳＢ（ＭＯ９Ｔ ＳＩ
ＧＮＩＦＩＣＡＭＴ ＢＩＴ）から有効数字２２桁出力
されるようにして、ＲＯＭ出力の２３番目のビ９）には
オーバフロー（有効数字が２３桁になる事）する事を示
す情報を出力するようにする。
字がオー／ヘアローするような数値は前もって知る車が
出来る事に注目して、２３ビツト出力のＲＯＭ （リ
ードオンリメモリ）を用意して、該ＲＯＭの２２ビツト
出力には２乗した時の仮数部をＭＳＢ（ＭＯ９Ｔ ＳＩ
ＧＮＩＦＩＣＡＭＴ ＢＩＴ）から有効数字２２桁出力
されるようにして、ＲＯＭ出力の２３番目のビ９）には
オーバフロー（有効数字が２３桁になる事）する事を示
す情報を出力するようにする。
指数演算部がこのオーバフローを表わすビットが“ｌ
”の時に、指数部の最下位ビットを“１′”にするよう
にすれば、高速な２乗演算処理が可能となる。又、指数
部の桁Ｅげはシフトという方法を採らないで、実施例の
演算処理装置に浮動少数点データを入力する時点で１ビ
ツトずらして入力するという方法を採れば、更に高速化
出来、実質的に１クロツクのみで演算が可能となる。
”の時に、指数部の最下位ビットを“１′”にするよう
にすれば、高速な２乗演算処理が可能となる。又、指数
部の桁Ｅげはシフトという方法を採らないで、実施例の
演算処理装置に浮動少数点データを入力する時点で１ビ
ツトずらして入力するという方法を採れば、更に高速化
出来、実質的に１クロツクのみで演算が可能となる。
次に、図面を参照しながら具体的な２乗の実施例を説明
する。８２図は実施例のブロック図で、仮数演算部１０
及び指数演算部２０からなる。ｌは仮数演算部ｌＯの２
乗変換用ＲＯＭで、仮数部４０のうちｍ ｌ Ｏ” ｍ
Ｏの１１ビツトをアドレス入力Ａ＋ｏ”Ａｏに入力し
て、２束したデータｍ２１〜ｎｏ及び指数部への入力と
なるＵビットを出力するｍ２２を出力する。２はＲＯＭ
ｌの出力のうち仮数部のみのデータｍ２１〜ｎｏを記
憶するラッチ、３は指数演算部２０で指数入力をラッチ
するもので本実施例ではｅ６〜ｅｏ とＲＯＭ １から
のＵビットを入力してｅｏ として出力するラッチであ
る。Ｒ２図は、１のＲＯＭの入力と出力の関係を示す。
する。８２図は実施例のブロック図で、仮数演算部１０
及び指数演算部２０からなる。ｌは仮数演算部ｌＯの２
乗変換用ＲＯＭで、仮数部４０のうちｍ ｌ Ｏ” ｍ
Ｏの１１ビツトをアドレス入力Ａ＋ｏ”Ａｏに入力し
て、２束したデータｍ２１〜ｎｏ及び指数部への入力と
なるＵビットを出力するｍ２２を出力する。２はＲＯＭ
ｌの出力のうち仮数部のみのデータｍ２１〜ｎｏを記
憶するラッチ、３は指数演算部２０で指数入力をラッチ
するもので本実施例ではｅ６〜ｅｏ とＲＯＭ １から
のＵビットを入力してｅｏ として出力するラッチであ
る。Ｒ２図は、１のＲＯＭの入力と出力の関係を示す。
説明を具体的にするために、データとして例えば“１．
ＯＸ ２４°”が入力されるとする。 ＲＯＷ １の入
力の少数点の位置はＡＩＯとＡ９の間なのでＡ＋ｏ＝Ａ
ｏには１００（１０００００００”が入力される。
ＯＸ ２４°”が入力されるとする。 ＲＯＷ １の入
力の少数点の位置はＡＩＯとＡ９の間なのでＡ＋ｏ＝Ａ
ｏには１００（１０００００００”が入力される。
第２図から、そのときの仮数の出力ｍ２１〜ｎ。
は” １０００００００００００００００００００００
”となり、ｍ２２は”Ｏ″となる。 ＲＯＭ １の出力
の少数点の位置はｍ７’ｌ〜ｍ’＠の間なので、ＲＯＭ
１の出力は１．０”となる、このときＲＯＮ ｌのビ
ットＵ （ｍ２ｚ）はＯなので指数演算部２０のラッチ
３のｅｏは′０”となる、結局、指数演算部２０は、入
力が“００００１００′で出力が’００００１０００”
で２８”となる。
”となり、ｍ２２は”Ｏ″となる。 ＲＯＭ １の出力
の少数点の位置はｍ７’ｌ〜ｍ’＠の間なので、ＲＯＭ
１の出力は１．０”となる、このときＲＯＮ ｌのビ
ットＵ （ｍ２ｚ）はＯなので指数演算部２０のラッチ
３のｅｏは′０”となる、結局、指数演算部２０は、入
力が“００００１００′で出力が’００００１０００”
で２８”となる。
つまり、 Ｈｌ、ＯＸ １Ｂ、０＝ ２５８．０の計算
をしたことになる。
をしたことになる。
つぎに、“１．４１５０３９０Ｂ２５（優 ２）Ｘ ２
３”が入力される場合について説明する。 ＲＯＭ １
には“１０１１０１０１００１”が入力される。そのと
きＲＯＭ １の仮数出力ｍ２１”’ｎｏは１０００００
００００１００１１００１０００１”が出力される。ま
たビットＵ （＝ ｍ２２）もｌ”となる、結局、指数
演算部１０は入力ｅ６〜ｅ。
３”が入力される場合について説明する。 ＲＯＭ １
には“１０１１０１０１００１”が入力される。そのと
きＲＯＭ １の仮数出力ｍ２１”’ｎｏは１０００００
００００１００１１００１０００１”が出力される。ま
たビットＵ （＝ ｍ２２）もｌ”となる、結局、指数
演算部１０は入力ｅ６〜ｅ。
が”０００００１１”で、出力ｅ７〜ｅ＠が０００００
１１１”で“２フ”となる、つまり（１，４１５０３１
１１０Ｂ２５Ｘ２３）２各１．ＯＸ２フ＝１２８となる
。
１１１”で“２フ”となる、つまり（１，４１５０３１
１１０Ｂ２５Ｘ２３）２各１．ＯＸ２フ＝１２８となる
。
こうして浮動少数点デ°−夕の２乗演算が高速に求まる
。
。
次に、浮動少数点データのｎ乗演算について述べる。こ
の場合も２乗演算の時と同様に、指数演算部については
桁上げ入力すればよい、又、仮数部については、同じよ
うにオーバフローが前もって知れるのでＲＯＭのｍ２１
〜ｍｏには仮数出力を出力し、更に幕の大きさに応じて
ラッチ３の下位ビットに入力するＲＯＭ １の出力をｍ
２２ 、 ｍ２３ 。
の場合も２乗演算の時と同様に、指数演算部については
桁上げ入力すればよい、又、仮数部については、同じよ
うにオーバフローが前もって知れるのでＲＯＭのｍ２１
〜ｍｏには仮数出力を出力し、更に幕の大きさに応じて
ラッチ３の下位ビットに入力するＲＯＭ １の出力をｍ
２２ 、 ｍ２３ 。
ｍ２４・・・と増やせばよい、こうして、一般的にｎ乗
演算の時も高速に求められる。
演算の時も高速に求められる。
以上の説明は基数が２．即ち２進表示の場合であったが
、基数が他の数であっても指°数、仮数を２進表示出来
れば、全く同様である。
、基数が他の数であっても指°数、仮数を２進表示出来
れば、全く同様である。
上記の浮動小数点表示では最上位は常に“１”なので、
ＲＯＭの容量を減らすためにＲＯＭ内にはデータとして
直接入力しない方法も考えられる。
ＲＯＭの容量を減らすためにＲＯＭ内にはデータとして
直接入力しない方法も考えられる。
〔効果」
以上説明したように本発明によれば、ＲＯＭに仮数部の
ｎ乗値を格納し、指数部はビットを単にずらすだけとい
う簡単な構成で高速の浮動小数点のｎ乗演算を可能とし
た。 −
ｎ乗値を格納し、指数部はビットを単にずらすだけとい
う簡単な構成で高速の浮動小数点のｎ乗演算を可能とし
た。 −
第１図は浮動小数点のデータ表示を表わす図、第２図は
実施例の演算処理装置の構成図。 第３図は実施例の演算処理装置に用いられるＲＯＭの内
容を示す図である。 図中、１・・・ＲＯ）１．２・・・仮数演算部のラッチ
。 ３・・・指数演算部のラッチ、１０・・・仮数演算部、
２０・・・指数演算部である。 特許出願人 キャノン株式会社 第１図 第２図 ｔｉｔａ＊″Ｊ：、η
４１ツ（暉−−ウｒｚ；ｚｅ−ト）第３１ ＲＯＭ了ドｔス入力 Ｏ ＲＯＭ出か
実施例の演算処理装置の構成図。 第３図は実施例の演算処理装置に用いられるＲＯＭの内
容を示す図である。 図中、１・・・ＲＯ）１．２・・・仮数演算部のラッチ
。 ３・・・指数演算部のラッチ、１０・・・仮数演算部、
２０・・・指数演算部である。 特許出願人 キャノン株式会社 第１図 第２図 ｔｉｔａ＊″Ｊ：、η
４１ツ（暉−−ウｒｚ；ｚｅ−ト）第３１ ＲＯＭ了ドｔス入力 Ｏ ＲＯＭ出か
Claims (2)
- （１）指数演算部と仮数演算部とを有して指数部データ
と仮数部データとを有する浮動小数点データを処理する
浮動小数点演算処理装置において、前記仮数演算部は前
記仮数部データをアドレス入力とするリードオンリメモ
リを有し、前記指数演算部は前記指数部データの所定の
ビット数だけ桁上げしたものを該指数演算部の出力とな
るように入力せしむるビット桁上げ手段を有し、該ビッ
ト桁上げ手段は更に前記リードオンリメモリの出力の所
定のビットを前記指数演算部の下位ビットの出力として
入力せしむる事により、浮動少数点データの冪乗を演算
する事を特徴とする浮動小数点演算処理装置 - （２）ビット桁上げ手段は１ビットだけ桁下げして、浮
動少数点データの２乗値を平方根を求める事を特徴とす
る特許請求の範囲第１項に記載の浮動小数点演算処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60035242A JPS61195425A (ja) | 1985-02-26 | 1985-02-26 | 浮動小数点演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60035242A JPS61195425A (ja) | 1985-02-26 | 1985-02-26 | 浮動小数点演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61195425A true JPS61195425A (ja) | 1986-08-29 |
Family
ID=12436367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60035242A Pending JPS61195425A (ja) | 1985-02-26 | 1985-02-26 | 浮動小数点演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61195425A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833687A (en) * | 1985-12-18 | 1989-05-23 | Sony Corporation | Distributed feedback semiconductor laser |
-
1985
- 1985-02-26 JP JP60035242A patent/JPS61195425A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833687A (en) * | 1985-12-18 | 1989-05-23 | Sony Corporation | Distributed feedback semiconductor laser |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0416308A2 (en) | Rectangular array signed digit multiplier | |
| JPS61195425A (ja) | 浮動小数点演算処理装置 | |
| JPH08129479A (ja) | 演算処理装置及び電子計算機 | |
| JPS5856032A (ja) | パイプライン演算装置 | |
| JPH0831024B2 (ja) | 演算プロセッサ | |
| JP2705162B2 (ja) | 演算処理装置 | |
| JPS6120134A (ja) | 平方根計算装置 | |
| JP3201097B2 (ja) | 乗算器における乗算処方方法 | |
| JPS61195426A (ja) | 浮動小数点演算処理装置 | |
| JPS58186840A (ja) | デ−タ処理装置 | |
| JPH03102519A (ja) | 除算器 | |
| JP4428778B2 (ja) | 演算装置及び演算方法並びに計算装置 | |
| JPS59136849A (ja) | 除算装置 | |
| JPS6149234A (ja) | 浮動小数点乗算回路 | |
| JPS63254525A (ja) | 除算装置 | |
| JPH10307710A (ja) | 剰余系演算方法及びその装置 | |
| JPS62249230A (ja) | 演算処理装置 | |
| JP3477866B2 (ja) | 除算器の除算方法 | |
| JPH03288927A (ja) | 平方根演算装置 | |
| JPH0814790B2 (ja) | 演算処理装置 | |
| WO1996027831A1 (en) | Floating point conversion circuit | |
| JPH01232430A (ja) | 演算回路 | |
| JPH0285922A (ja) | 演算回路 | |
| JPH02165225A (ja) | 精度つき浮動小数点数演算処理装置 | |
| JPS63310019A (ja) | デ−タ処理装置 |