JPS6119153B2

JPS6119153B2 -

Info

Publication number: JPS6119153B2
Application number: JP15393277A
Authority: JP
Inventors: Masahiko Iijima
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1977-12-20
Filing date: 1977-12-20
Publication date: 1986-05-15
Also published as: JPS5485631A

Description

【発明の詳細な説明】本発明は情報の発生速度および伝送速度が互い
に時間とともに不規則に変化するデジタル伝送に
おいて情報発生速度と情報伝送速度および情報伝
送速度と情報読出し速度との間の速度変換を計る
ために送受信端にバツフアメモリ装置を設けたデ
ジタル伝送装置に関する。

音声信号や画像信号の高能率符号化において
は、符号化情報の発生速度が一定とならず入力信
号の性質に依存して変化するような符号化方式が
しばしば採用されている。例えば、テレビ信号の
フレーム間相関を利用したフレーム間符号化にお
いては、隣接するフレームのそれぞれに対応する
画素間のフレーム間差分値の大小により有意画素
であるか無効画素であるかを判定し、有意画素と
判定されるいわゆる動画領域のフレーム間差分値
のみを符号化伝送する方式であるために、入力信
号の被写体の動きに依存して符号化情報の発生速
度が変化する。

このように情報発生速度が時間とともに不規則
に変化するようなデジタル伝送装置においては送
受信端にそれぞれバツフアメモリ装置を設け情報
発生速度と情報伝送速度および情報伝送速度と情
報読出し速度との間の速度変換を実現している。
このようなバツフアメモリ装置を有するデジタル
伝送装置においては受信端の受信バツフアメモリ
装置から受信情報が欠落もしくは重複なく正しく
読み出されるためには、送信情報が送信バツフア
メモリ装置に書込まれてからその情報が受信バツ
フアメモリ装置から読み出されるまでの伝搬遅延
時間が常に一定値となる必要がある。

情報伝送速度が一定速度の場合は、送信バツフ
アメモリ装置に記憶されている送信情報の蓄積量
と受信バツフアメモリ装置に記憶されている受信
情報の蓄積量との和がある一定値となるように受
信バツフアメモリ装置からの受信情報の読出し時
刻が制御されておれば送信バツフアメモリ装置の
入力から受信バツフアメモリ装置の出力までの情
報の伝搬遅延時間が一定値となることが知られて
いる。

しかしながら、情報伝送速度が一定でない場
合、例えば、音声信号や画像信号等を多チヤンネ
ル多重化し、個々のチヤンネルに割当てる情報伝
送速度を個々のチヤンネルの情報発生速度に応じ
て適応的に割当てる場合、個々のチヤンネルに割
当てられる情報伝送速度が一定速度の場合に用い
られた受信バツフアメモリ装置からの受信情報の
読出し時刻の制御方法が使えない。

本発明の目的は、バツフアメモリ装置を送受信
端に備え情報伝送速度が時間とともに変化する場
合でも送信バツフアメモリ装置の入力から受信バ
ツフアメモリ装置の出力までの情報の伝搬遅延時
間が一定時間となるように制御できるデジタル伝
送装置を提供することにある。

本発明においては、送信バツフアメモリ装置に
記憶されている送信情報の蓄積量と受信バツフア
メモリ装置に記憶されている受信情報の蓄積量と
の和がある一定時間内に前記送信バツフアメモリ
装置に書込まれる情報量に一致するという関係を
用いて前記送信バツフアメモリ装置の入力から前
記受信バツフアメモリ装置の出力までの情報の伝
搬遅延時間が一定時間となるように制御する。

本発明によれば、送信バツフアメモリ装置の入
力から受信バツフアメモリ装置までの情報遅延時
間が一定時間となるように前記受信バツフアメモ
リ装置からの受信情報の読出し時刻の制御が実現
できるので、装置の電源投入時や伝送路の回線断
等が生じても直ちに所定の伝搬遅延時間に再設定
が可能となるから、受信情報の読出し時刻が速か
に所定の時刻に復帰し、以後情報の読出しが連続
的に正しく行なわれるようになる。

さらに、本発明によれば送受信バツフアメモリ
装置間での情報の伝搬遅延時間をある一定値に任
意に設定できるから受信バツフアメモリ装置のメ
モリ容量は必要以上に余裕をみて大きくする必要
がなく最小必要限の容量に設定できる。

次に図面を参照して本発明を詳細に説明する。

まず、本発明の原理を説明する。

第１図に符号化装置の情報発生速度、つまり、
送信バツフアメモリ装置への情報書込み速度を
Ws（ｔ）、送信バツフアメモリ装置からの情報読
出し速度、つまり、伝送路の情報伝送速度をVs
（ｔ）、受信バツフアメモリ装置への受信情報の書
込み速度をＶ_R（ｔ）そして受信バツフアメモリ
装置から復号化装置への情報読出し速度をＷ_R
（ｔ）としたときの伝送路モデルを示す。

伝送路での情報の伝搬遅延時間をδ（秒）とす
れば、 Vs（ｔ）＝Ｖ_R（ｔ＋δ） (1) が成立するのは明らかである。さらに、送受信バ
ツフアメモリ装置間で情報がσ＝（η＋δ）（秒）
遅延して受信バツフアメモリ装置から再生される
とすれば、 Ws（ｔ）＝Ｗ_R（ｔ＋σ） (2) が成立しなければならない。

時刻における送受信バツフアメモリ装置の情報
蓄積量Bs（ｔ）、Ｂ_R（ｔ）はそれぞれ次式で定
義される。

Bs（ｔ）＝∫^ｔ _−∞Ws（τ）−Vs（τ）｝ｄτ (3) Ｂ_R（ｔ）＝∫^ｔ _−∞Ｖ_R（τ）−Ｗ_R（τ）｝ｄτ(4) (1)、(2)式が成立するとき、Bs（ｔ）とＢ_R（ｔ
＋δ）との間には次式に示す関係が存在すること
が導かれる。

但し、(5)式においてσ＝（η＋δ）としてい
る。δは伝送路での情報の伝搬遅延時間であり、
ηは送信バツフアメモリ装置での情報の伝搬遅延
時間と受信バツフアメモリ装置での情報の伝搬遅
延時間との和である。

従つて、情報伝送速度が時間とともに変化する
場合には、送信バツフアメモリ装置にある情報が
書き込まれてその情報が受信バツフアメモリ装置
から読出されるまでの伝搬遅延時間が一定値σで
あるときは(5)式が成立するから、(5)式に示す関係
が成立するように受信バツフアメモリ装置からの
受信情報の読出し時刻を制御すれば送受信バツフ
アメモリ装置間での伝搬遅延時間をσに設定でき
る。

以上の原理から明らかなように(5)または(6)式に
示す関係を用いれば送受信バツフアメモリ装置間
の情報の伝搬遅延時間を任意に設定可能となる。

次に、第２図に示す情報伝送速度が時間ととも
に変化するデジタル伝送装置について説明する。
なお、第２図には３チヤンネルの画像信号をそれ
ぞれ高能率符号化し、各チヤンネルの符号化出力
を３チヤンネル多重化し一つの伝送路で同時伝送
する場合について示す。但し、一般には多重化す
るチヤンネル数は任意であり、伝送すべき信号も
画像信号に限定されない。

第２図に示すデジタル伝送装置の送信端は、入
力端子１０，２０および３０に供給される画像信
号をそれぞれ符号化する符号化装置１１，２１お
よび３１と符号化装置１１，２１および３１の符
号化出力を多重化する多重化装置とから構成さ
れ、受信端は伝送路から送られてくる情報を送信
端の符号化装置１１，２１および３１に対応する
情報に分離分配する分配装置２と分配装置２から
分配される受信情報から画像信号をそれぞれ復号
する復号化装置１２，２２および３２とから構成
されている。なお、符号化装置１１，２１および
３１には送信バツフアメモリ装置が、復号化装置
１２，２２および３２には受信バツフアメモリ装
置がそれぞれ含まれているものとする。

以下の説明においては、画像信号は符号化装置
１１，２１および３１でそれぞれフレーム間符号
化されるものとする。

入力端子１０，２０および３０にそれぞれ供給
される画像信号は符号化装置１１，２１および３
１でそれぞれフレーム間符号化され、符号化情報
はそれぞれの符号化装置１１，２１および３１に
含まれる送信バツフアメモリ装置に一旦記憶され
る。それぞれの送信バツフアメモリ装置に記憶さ
れた符号化情報は多重化装置１からの読出しパル
スに従つてそれぞれ読出され、多重化装置１へ送
られる。また、それぞれの符号化装置１１，２１
および３１の送信バツフアメモリ装置に記憶され
ている符号化情報の情報蓄積量も多重化装置１へ
送られる。

良く知られているように、フレーム間符号化に
おいては動きの激しい画像が入力されると、符号
化情報の発生速度は速くなり、逆に静止画像が入
力されると、符号化情報の発生速度は遅くなる。
そして、情報発生速度が情報伝送速度に比して速
い場合には、(3)式から明らかなように、送信バツ
フアメモリ装置に記憶される符号化情報の情報蓄
積量は増加し、反対に情報発生速度が情報伝送速
度に比して遅い場合には、情報蓄積量は減少す
る。従つて、情報蓄積量の増減によつて情報発生
速度の遅速が判別できる。

以上の説明から明らかなように、多重化装置１
においては符号化装置１１，２１および３１から
それぞれ供給される送信バツフアメモリ装置の情
報蓄積量を監視し、情報蓄積量の大きい符号化装
置に対しては情報伝送速度が速くなるように、情
報蓄積量が小さい符号化装置に対しては情報伝送
速度が遅くなるように割当てれば、動きの激しい
画像が入力されている符号化装置に対しては速い
情報伝送速度を割当てることができるようにな
る。但し、一般にはそれぞれの符号化装置に割当
てられる情報伝送速度の総和は伝送路の情報伝送
速度に一致する。

このように、多重化装置１から情報伝送速度の
割当てをうけて符号化装置１１，２１および３１
から読出された符号化情報は多重化装置１でどの
符号化装置で符号化情報かを識別する識別符号が
付加され多重化され伝送路に送り出される。

受信端においては、伝送路から送られてくる情
報はまず分配装置２へ供給される。分配装置２で
は受信情報から識別符号を検出し、この検出結果
に基づき送信端の符号化装置１１，２１および３
１に対応する符号化情報に分離し、それぞれ対応
する復号化装置１２，２２および３２へ符号化情
報を分配する。復号化装置１２，２２および３２
では分配装置２から送られてくる符号化情報を画
像信号に復号し、出力端子１２，２３および３３
へそれぞれ出力する。

以上のように、このようなデジタル伝送装置に
おいては入力画像信号の被写体の動きに依存して
情報伝送速度が時間とともに変化する。

第３図は受信バツフアメモリ装置からの情報の
読出し時刻制御機能が付加され送信バツフアメモ
リ装置間での情報の伝搬遅延時間が一定値となる
ように制御される本発明のデジタル伝送装置の実
施例の構成を示すブロツク図である。但し、第３
図においては、第２図に示す符号化装置１１およ
び復号化装置１２の詳細な構成のみを示してい
る。その他の図示してない符号化装置や復号化装
置も同様に構成すればよい。

第３図において、フレーム間符号器１１１では
入力端子１０から供給される画像信号をフレーム
間符号化し、符号化情報が一定ビツト数たまると
書込みパルスを発生し、フレーム間符号器１１１
から符号化情報と書込みパルスとが送信バツフア
メモリ装置１１２へ送られる。送信バツフアメモ
リ装置１１２では、フレーム間符号器１１１から
書込みパルスを受けると、フレーム間符号器１１
１から送られてくる符号化情報を予め定められた
書込み番地に書込む。そして、書込み動作が完了
すると、書込み番地増加させ、次の書込みに備え
る。さらに、送信バツフアメモリ装置１１２では
制御情報多重化回路１１３から読出しパルスを受
けると、予め定められた読出し番地に記憶されて
いる符号化情報を読出し制御情報を読出し制御情
報多重化回路１１３へ送る。そして、読出し動作
が完了すると、読出し番地を１番地増加させ次の
読出しに備える。(3)式から明らかな如く、送信バ
ツフアメモリ装置１１２の書込み番地と読出し番
地との差で定義される送信バツフアメモリ装置１
１２の情報蓄積量は送信バツフアメモリ装置１１
２からフレーム間符号器１１１、遅延回路１１４
および多重化装置１にそれぞれ供給される。フレ
ーム間符号器１１１では、送信バツフアメモリ装
置１１２から情報蓄積量を受け送信バツフアメモ
リ装置１１２に一時記憶される符号情報が空にな
つたりあふれたりしないように情報蓄積量の多少
により符号化パラメータを制御して符号化情報の
発生速度を制御する。以上の説明は従来から知ら
れているフレーム間附号器と送信バツフアメモリ
装置の動作説明である。

本発明の実施例ではさらに制御情報多重化回路
１１３、送信情報量計数回路１１４および減算器
１１５を付加することによつて(5)式に示す関係を
用いた受信バツフアメモリ装置からの情報の読出
し時刻の制御を行なつている。

フレーム間符号器１１１から送信バツフアメモ
リ装置１１２へ供給される書込みパルスは送信情
報量計数回路１１４へも同時に供給される。送信
情報量計数回路１１４では書込みパルスを計数す
ることによつてη（秒）間にフレーム間符号器１
１１で符号化され送信バツフアメモリ装置１１２
へ書込まれる符号化情報の情報量を計数する。す
なわち、送信情報量計数回路１１４では(5)式の積
分項∫Ws^ｔ _ｔ−〓（τ）ｄτを計算する。なお、η
は送信および受信バツフアメモリ装置での情報の
それぞれの伝搬遅延時間の和をどのように設定す
るかにより定まる。送信情報量計数回路１１４で
で計数される情報量∫Ws^ｔ _ｔ−〓（τ）ｄτは減算
器１１５へ送られる。減算器１１５では送信バツ
フアメモリ装置１１２から送られてくる時刻ｔに
おける情報蓄積量Bs（ｔ）と送信情報量計数回
路１１４から送られてくる時刻（ｔ−η）から時
刻ｔまでの間に送信バツフアメモリ装置に書込ま
れた情報量∫Ws^ｔ _ｔ−〓（τ）ｄτとの差｛∫
Ws^ｔ _ｔ−〓（τ）ｄτ−Bs（ｔ）｝が計算され、この
計算結果は制御情報多重化回路１１３へ送られ
る。制御情報多重化回路１１３では減算器１１５
で時刻ｔに計算される｛∫Ws^ｔ _ｔ−〓（τ）ｄτ−
Bs（ｔ）｝を時刻ｔに送信バツフアメモリ装置１
１２から読出されてくる符号化情報に多重化す
る。

(5)式から明らかなように減算器１１５で計算さ
れる｛∫Ws^ｔ _ｔ−〓（τ）ｄτ−Bs（ｔ）｝は送受信
バツフアメモリ装置間での情報の伝搬遅延時間が
σに設定されているときの時刻（ｔ＋δ）におけ
る受信バツフアメモリ装置の情報蓄積量を示して
いるからこの情報を制御情報として受信端に送
り、この情報をもとに受信バツフアメモリ装置か
らの情報の読出し時刻を制御すれば常に送受信バ
ツフアメモリ装置間での情報の伝搬遅延時間をσ
に設定することが可能となる。

制御情報多重化回路１１３では送信バツフアメ
モリ装置１１２から読出されてくる符号化情報に
減算器１１６から送られてくる制御情報｛∫
Ws^ｔ _ｔ−〓（τ）ｄτ−Bs（ｔ）｝をある一定周期で
周期的に多重化する。多重化装置１からの読出し
パルスにより制御情報多重化回路１１３は送信バ
ツフアメモリ装置１１２から読出された符号化情
報と減算器１１６から送られてくる制御情報とを
多重化しその多重化出力を多重化装置１へ送る。
なお、制御情報多重化回路１１３では受信端で符
号化情報と制御情報の識別を可能とするために、
制御情報識別符号が制御情報に付加され多重化さ
れる。

このように符号化装置１１，２１および３１で
符号化情報と制御情報が多重化された符号化装置
出力は多重化装置１からの読出しパルスにより読
出されて多重化装置１で１つの信号に多重化され
て伝送路へ送り出される。

受信端においては、伝送路から送られてくる情
報を分配装置２でそれぞれに対応する復号化装置
１２，２２および３２へ分離分配する。復号化装
置１２においては分配装置２から送られてくる情
報をまず制御情報分離回路１２１へ供給する。制
御情報分離回路１２１では分配装置２から送られ
てくる情報から送信端の制御情報多重化回路１１
３で付加された制御情報識別符号を検出し、この
制御情報識別符号に基づき制御情報と符号化情報
とに分離し、制御情報は受信バツフアメモリ制御
回路１２３へ、符号化情報は受信バツフアメモリ
装置１２２へそれぞれ送る。受信バツフアメモリ
装置１２２では制御情報分離回路１２１から符号
化情報および書込みパルスが送られてくると、予
め定められている書込み番地に符号化情報が書込
まれる。そして書込み動作が完了すると、書込み
番地を１番地増加させ次の書込みに備える。さら
に、受信バツフアメモリ装置１２２ではフレーム
間復号器１２４から読出しパルスを受けると、予
め定められた読出し番地からすでに記憶されてい
る符号化情報を読出しフレーム間復号器１２４へ
送る。そして、読出し動作が完了すると、読出し
番地を１番地増加させ次の読出しに備える。(4)式
から明らかな如く、書込み番地と読出し番地との
差で定義される受信バツフアメモリ装置１２２の
情報蓄積量Ｂ_R（ｔ）は受信バツフアメモリ装置
１２２から受信バツフアメモリ制御回路１２３へ
送られる。受信バツフアメモリ制御回路１２３に
おいては制御情報分離回路１２１から送られてく
る｛∫Ws^ｔ _ｔ−〓（τ）ｄτ−Bs（ｔ）｝と受信バツ
フアメモリ装置１２２から送られてくるＢ_R
（ｔ）との大小判定により受信バツフアメモリ装
置１２２からの符号化情報の読出しが所定の遅延
関係を維持して読出されているか否かを調べ、所
定の遅延関係が維持されていない場合には、所定
の遅延関係となるように受信バツフアメモリ装置
１２２からの符号化情報の読出し時刻を制御す
る。

いま、送信端より送られてくる制御情報が時刻
（t₁−η）から時刻t₁までの間に送信バツフアメモ
リ装置１１２書込まれる情報量∫Ws^ｔ _１ｔ１−〓（τ）
ｄτと時刻t₁における送信バツフアメモリ装置１
１２の情報蓄積量Bs（t₁）との差｛∫Ws^ｔ _１ｔ１−〓
（τ）ｄτ−Bs（t₁）｝であるとする。このとき、
｛∫Ws^ｔ _１ｔ１−〓（τ）ｄτ−Bs（t₁）｝は制御情報
多
重化回路１１３で時刻t₁に多重化され送信され
る。そして、伝送路での情報の伝搬遅延時間がδ
とすれば、受信端の制御情報分離回路１２１には
時刻t₁＋δに｛∫Ws^ｔ _１ｔ１−〓（τ）ｄτ−Bs（t₁）
｝
は受信され、制御情報として分離され、受信バツ
フアメモリ制御回路１２３へ送られてくる。従つ
て、受信バツフアメモリ制御回路１２３では時刻
（t₁＋δ）に｛∫Ws^ｔ _１ｔ１−〓（τ）ｄτ−Bs（t₁）
｝
を受ける。(5)式から明らかなように、時刻（t₁＋
δ）の受信バツフアメモリ装置１２２の情報蓄積
量Ｂ_R（t₁＋δ）が、Ｂ_R（t₁＋δ）＝∫Ws^ｔ _１ｔ１−〓（τ）ｄτ−Bs
（t₁）であれば、送受信バツフアメモリ装置間の情報の
伝搬遅延時間は所定のσ（秒）に設定されている
ことがわかる。また、Ｂ_R（t₁＋δ）＜∫Ws^ｔ _１ｔ１−〓（τ）ｄτ−Bs
（t₁）であれば、伝搬遅延時間は所定のσより短かい時
間に設定されており、Ｂ_R（t₁＋δ）＞∫Ws^ｔ _１ｔ１−〓（τ）ｄτ−Bs
（t₁）であれば、伝搬遅延時間は所定のσよりながい時
間に設定されていることがわかる。従つて、受信
バツフアメモリ制御回路１２３で送受信バツフア
メモリ装置間の情報の伝搬遅延時間が所定の時間
に設定されていないと判定されると、制御情報分
離回路１２１で分離された｛∫Ws^ｔ _１ｔ１−〓（τ）ｄ
τ−Bs（t₁）｝を用いて受信バツフアメモリ制御
回路１２３からの制御により受信バツフアメモリ
装置１２２の読出し番地を(5)式が満足するように
修正することによつて受信バツフアメモリ装置１
２２からの情報の読出し時刻を制御すればよい。

以上の如く、受信バツフアメモリ装置１２２か
ら読出し時刻が制御されて読出された符号化情報
はフレーム間復号器１２４へ送られる。フレーム
間復号器１２４では受信バツフアメモリ装置１２
２から送られてくる符号化情報を逐次画像信号に
復号し出力端子１３へ出力する。受信バツフアメ
モリ装置１２２から送られてくる符号化情報が終
了すると、次の符号化情報の読出しを要求するた
めにフレーム間復号器１２４から読出しパルスが
受信バツフアメモリ装置１２２へ送られる。そし
て、フレーム間復号器１２４は受信バツフアメモ
リ装置１２２から符号化情報を受け、この符号化
情報を画像信号に復号する。以下同様の操作を繰
返す。

以上の実施例の説明から明らかなように、本発
明のデジタル伝送装置を用いれば送受信バツフア
メモリ装置間の情報の伝搬遅延時間を常に一定時
間に設定することが可能となる。

【図面の簡単な説明】

第１図は本発明の原理を説明するための説明
図、第２図は情報伝送速度が時間とともに変化す
るデジタル伝送装置の一例を示すブロツク図およ
び第３図は本発明の一実施例を示すブロツク図で
ある。第２図および第３図において、１……多重化装
置、２……分配装置、１０，２０，３０……入力
端子、１３，２３，３３……出力端子、１１，２
１，３１……符号化装置、１２，２２，３２……
復号化装置、１１１……フレーム間符号器、１１
２……送信バツフアメモリ装置、１１３……制御
情報多重化回路、１１４……送信情報量計数回
路、１１５……減算器、１２１……制御情報分離
回路、１２２………受信バツフアメモリ装置、１
２３……受信バツフアメモリ制御回路、１２４…
…フレーム間復号器。

Claims

【特許請求の範囲】

１情報発生速度と情報伝送速度および情報伝送
速度と情報読出し速度との間の速度変換を計るバ
ツフアメモリ装置を送受信端に有し、かつ情報伝
送速度が時間とともに変化する伝送路を使用して
情報を伝送するデジタル伝送装置において、送信
端においてはある一定時間の間に送信バツフアメ
モリ装置に書込まれる送信情報量を計数する手段
と、前記送信情報量と前記送信バツフアメモリ装
置の情報蓄積量とを制御情報として送信情報とと
もに伝送する手段とを備え、受信端においては受
信情報から前記制御情報を分離する手段と、前記
制御情報と受信バツフアメモリ装置の情報蓄積量
とを比較することにより前記受信バツフアメモリ
装置からの情報の読出し時刻を制御する手段とを
備え、前記送信バツフアメモリ装置の入力から前
記受信バツフアメモリ装置の出力までの情報の伝
搬遅延時間が予め定められた値となるようにした
ことを特徴とするデジタル伝送装置。