JPS6325730B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は送信部において情報発生速度と情報伝
送速度の間の速度変換を、又受信部において情報
伝送速度と情報再生速度の間の速度変換を図るバ
ツフアメモリ装置を有するデジタル伝送装置に関
する。

音声信号や画像信号等の高能率符号化装置にお
いては、符号化情報の発生速度が一定とならず入
力信号の性質に依存して変化するような符号化方
式がしばしば採用されている。例えば、テレビ信
号のフレーム間相関を利用したフレーム間符号化
においては、隣接するフレームのそれぞれに対応
する画素間のフレーム間差分値の大小により有意
画素であるか無効画素であるかを判定し、有意画
素と判定されるいわゆる動画領域のフレーム間差
分値のみを符号化伝送する方式になつている。従
つて、入力信号の被写体の動きに依存して符号化
情報の発生速度が変化する。

このように情報発生速度が時間とともに不規則
に変化するようなデジタル伝送装置においては、
送受信部にそれぞれバツフアメモリ装置を設け、
情報発生速度と情報伝送速度の間および情報伝送
速度と情報再生速度の間の速度変換を実現してい
る。このようなバツフアメモリ装置を有するデジ
タル伝送装置の受信部のバツフアメモリ装置から
送信情報が欠落もしくは重複することなく常に正
しく再生されるためには、送信情報が送信バツフ
アメモリ装置に書き込まれてからその情報が受信
バツフアメモリ装置から読み出されるまでの伝搬
遅延時間が常に一定値となるように制御されてい
る必要がある。

情報伝送速度が一定速度の場合は、例えば特開
昭51−93112号に示されるように、送信バツフア
メモリ装置に記憶されている送信情報の蓄積量と
受信バツフアメモリ装置に記憶されている受信情
報の蓄積量の和が一定値となるように受信バツフ
アメモリ装置からの受信情報の読出し制御がなさ
れておれば、送信バツフアメモリ装置の入力から
受信バツフアメモリ装置の出力までの情報の伝搬
遅延時間が一定値となるように制御されるので、
比較的簡単な制御回路で実現できる。

一方、情報伝送速度が時間的に不規則に変化す
る場合の送信バツフアメモリ装置の入力から受信
バツフアメモリ装置の出力までの情報の伝搬遅延
時間が一定値となるような制御方法も知られてい
るが（例えば特開昭54−85619）、制御回路が非常
に複雑になる欠点を有している。

したがつて本発明の目的は情報伝送速度が時間
とともに不規則に変化する場合でも、簡単な制御
回路により送信バツフアメモリ装置の入力から受
信バツフアメモリ装置の出力までの情報の伝搬遅
延時間が一定時間となるように制御できるデジタ
ル伝送装置を提供することにある。

本発明においては、デジタル伝送装置の送信部
で周期的にある一定時間情報伝送速度を一定速度
に固定させることにより、送信バツフアメモリ装
置の入力から受信バツフアメモリ装置の出力まで
の情報の伝搬遅延時間を一定時間に固定できるよ
うな制御を実現している。

本発明によれば、入力信号から送信情報を発生
する符号化装置、多重化回路、前記発生された送
信情報の発生速度である書込み速度と情報伝送速
度である読出し速度の間の速度変換をはかる送信
用バツフアメモリ装置を順次配設すると共に、前
記送信用バツフアメモリ装置の情報蓄積量を前記
多重化回路に戻して前記送信情報に多重化させる
手段を設けた送信部と、この送信部に伝送路を介
して接続され、情報伝送速度と情報再生速度の間
の速度変換をはかる受信用バツフアメモリ装置、
分離回路および復号化装置を順次配設すると共
に、前記受信用バツフアメモリ装置の情報蓄積量
と前記分離回路から分離して得られる前記送信用
バツフアメモリ装置の情報蓄積量とを用いて該受
信用バツフアメモリ装置からの読出し制御を行う
情報蓄積量監視装置を設けた受信部とから成るデ
イジタル伝送装置において、前記送信バツフアメ
モリ装置の情報の読出し速度を予め定められた周
期で所定の時間η以上継続して一定速度V₀に固
定するように制御すると共に、前記読出し速度が
前記一定速度V₀に固定されているか否かを示す
モード符号を前記多重化回路に送出して伝送路に
対する情報伝送速度を制御する情報伝送速度制御
回路を付設し、且つ前記符号化装置を、符号化回
路と、前記送信用バツフアメモリ装置の情報蓄積
量を入力し該送信部バツフアメモリ装置の情報蓄
積量が予め定められた値ηV₀を超えないように前
記符号化回路の量子化特性の符号化モードを適応
的制御する符号化モード制御回路とで構成し、更
に前記情報蓄積量監視装置を、前記受信用バツフ
アメモリ装置の情報蓄積量に前記送信用バツフア
メモリ装置の情報蓄積量を加算する加算回路と、
前記分離手段で分離して得られる前記情報伝送速
度制御からのモード符号が前記情報伝送速度が前
記一定速度V₀に固定されていることを示してい
るときに、前記加算回路の加算した情報蓄積量が
ηV₀となるように前記受信バツフアメモリ装置の
情報の読出しを制御する判定制御回路とで構成し
たことを特徴とするデジタル伝送装置が得られ
る。

以下に図面を参照して本発明について詳細に説
明する。

第１図に本発明の原理を説明するためのデジタ
ル伝送装置のモデルを示す。第１図において、
W_S（ｔ）は符号化装置１の情報発生速度つまり送
信バツフアメモリ装置２への情報書込み速度、
V_S（ｔ）は送信バツフアメモリ装置２からの情報
読出し速度つまり情報伝送速度、V_R（ｔ）は受信
バツフアメモリ装置３への情報書込み速度、W_R
（ｔ）は受信バツフアメモリ装置３から復号化装
置４への情報読出し速度つまり情報再生速度をそ
れぞれ示す。

いま伝送路での情報の伝搬遅延時間をδ（秒）
とすれば、 V_S（ｔ）＝V_R（ｔ＋δ） ……(1) が成立するのは明らかである。さらに、送受信バ
ツフアメモリ装置２と３の間で情報が σ＝（η＋δ）（秒） ……(2) 遅延して再生されるとすれば、 W_S（ｔ）＝W_R（ｔ＋σ） ……(3) が成立しなければならない。ここにηは両バツフ
アメモリ装置２と３における情報の伝搬遅延時間
の和を示している。

一方時刻ｔにおける送受信バツフアメモリ装置
２，３の情報蓄積量B_S（ｔ）、B_R（ｔ）はそれぞれ
次式で定義される。

B_S（ｔ）＝∫^t _-∞｛W_S（τ）−V_S（τ）｝dτ……(4) B_R（ｔ）＝∫^t _-∞｛V_R（τ）−W_R（τ）｝dτ……(5) 従つて(1)式および(3)式が成立するとき、(2)式をも
参照して、B_S（ｔ）とB_R（ｔ＋σ）との間に次式
に示す関係が存在することが導かれる。

B_R（ｔ＋σ）＝∫^t+〓_-∞｛V_R（τ）−W_R（τ）｝dτ ＝∫^t+〓_-∞｛V_S（τ−δ）−W_S（τ−σ）｝dτ ＝∫^t+〓_-∞V_S（τ）dτ−B_S（ｔ） ＝∫^t+〓_t+〓_-〓V_R（τ）dτ−B_S（ｔ） ……(6) (6)式から明らかなように、情報伝送速度V_S
（ｔ）が一定速度V₀に固定されているときは、 B_S（ｔ）＋B_R（ｔ＋σ）＝η・V₀ ……(7) となる。つまり、送信バツフアメモリ装置２の入
力から受信バツフアメモリ装置３の出力までの情
報の伝搬遅延時間がσ（秒）であるときは、時刻
ｔにおける送信バツフアメモリ装置２の情報蓄積
量と時刻（ｔ＋σ）における受信バツフアメモリ
装置３の情報蓄積量の和は常に一定値η・V₀に
なることを意味している。従つて、情報伝送速度
が一定のときは送信バツフアメモリ装置２にある
情報が書き込まれたときの送信バツフアメモリ装
置の情報蓄積量とその情報が受信バツフアメモリ
装置３から読出されたときの受信バツフアメモリ
装置の情報蓄積量との和がηV₀となるように受信
バツフアメモリ装置からの情報の読出し時刻を制
御すれば、伝送路での情報の伝搬遅延時間を除い
た送受信バツフアメモリ装置間での情報の伝搬遅
延時間をη（秒）に設定できる。

ところが、情報伝送速度が時間とともに不規則
に変化する場合は(6)式から明らかなように伝送路
での伝搬遅延時間を除いた送受信バツフアメモリ
装置間での情報の伝搬遅延時間をη（秒）に設定
するためには、∫^t+〓_tV_S（τ）dτなる積分計算を行
なわなければならないため、回路が非常に複雑に
なる欠点がある。

本発明は上記のように周期的にある一定時間情
報伝送速度を一定速度に固定し、この間に(7)式の
関係を利用してバツフアメモリ装置間での情報の
伝搬遅延時間を所定の値（η）に設定する方式で
ある。よつて、本発明においては、情報伝送速度
が一定速度に固定されていないときは受信部にお
いて情報蓄積量の和を制御することはない。何故
ならば、(7)式の関係を利用してバツフアメモリ装
置間での情報の伝搬遅延時間を所定の値に一旦設
定してしまえば、情報伝送速度が一定であろうが
なかろうが前記伝搬遅延時間は所定の値となるた
めである。

次に本発明による送信部で周期的にある一定時
間情報伝送速度を一定速度に固定して送受信バツ
フアメモリ装置１での情報の伝搬遅延時間が一定
時間η（秒）となるように制御する方式について
説明する。

送信部においては周期的に情報伝送速度一定速
度に固定させ、この周期より短い周期で情報伝送
速度が一定速度に固定されているか否かの状態を
示すモード符号を、あとに詳しく説明するが、符
号化装置１の出力である符号化情報に図示してな
い多重化回路で多重化して送信バツフアメモリ装
置に書込むと同時に、このときの送信バツフアメ
モリ装置３の情報蓄積量も符号化情報に多重化し
て該送信バツフアメモリ装置に書込む。

受信部においては、これもあとに詳しく説明す
るが、図示してない分離回路で受信バツフアメモ
リ装置３から読出される情報から情報伝送速度が
一定速度に固定されているか否かを示すモード符
号と送信バツフアメモリ装置の情報蓄積量を分離
し、この分離したモード符号から情報伝送速度が
一定速度に固定されている事を検出するとこのと
きの受信バツフアメモリ装置３の情報蓄積量を標
本化し、この値と分離された送信バツフアメモリ
装置の情報蓄積量の値の和を計算し、その結果に
よつて受信バツフアメモリ装置３からの情報の読
出し制御を行ない、送受信バツフアメモリ装置
２，３間での情報の伝搬遅延時間を所定の値η
（秒）となるように制御する。

前述の方法によつて送受信バツフアメモリ装置
２，３間での情報の伝搬遅延時間が一定時間η
（秒）となるように制御できるようにするために
は、情報伝送速度を一定速度V₀に固定した場合
に(7)式が成立する必要があるが、(6)式から明らか
なように、(7)式が成立するためには情報伝送速度
をη（秒）以上の期間一定速度V₀に固定しなけれ
ばならない。

第２図は送信バツフアメモリ装置２の入力から
受信バツフアメモリ装置３までの情報の伝搬遅延
時間がσ＝（δ＋η）秒に設定されている場合に
おけるある情報が送信バツフアメモリ装置２に入
力されてからその情報が受信バツフアメモリ装置
３に出力されるまでの時間関係を示したものであ
る。

一般にバツフアメモリ装置に情報が入力されて
から出力されるまでの時間はそのバツフアメモリ
装置の情報蓄積量に依存して変化する。情報蓄積
量が零であれば入力された情報はただちに出力さ
れるが、情報蓄積量が増加するのに従い入力され
た情報が出されるまでの時間は長くなる。従つ
て、伝送路での情報の伝搬遅延時間を除いた送受
信バツフアメモリ装置２，３での情報の伝搬遅延
時間をηに設定するためには、送信バツフアメモ
リ装置２の情報蓄積量の上限が定まる。情報伝送
速度をV₀とすれば前記上限Ｃは(7)式から明らか
なように、 Ｃ＝ηV₀ ……(8) となる。従つて、送信バツフアメモリ装置２の情
報蓄積量はＣを超えないように制御されていなけ
ればならない。

第２図に示すように、時刻ｔに送信バツフアメ
モリ装置２に入力された情報は時刻ｔにおける情
報蓄積量に応じて時刻ｔから時刻（ｔ＋η）の間
に出力され、送信バツフアメモリ装置２から出力
された情報は伝送路を経由してδ（秒）後に受信
バツフアメモリ装置３に入力される。受信バツフ
アメモリ装置３においても情報が入力されてから
出力されるまでの時間は情報が入力されたときの
情報蓄積量に依存し、０〜η（秒）になる。

本発明は受信バツフアメモリ装置の出力で情報
伝送速度が一定速度V₀に固定されているか否か
をモード符号により識別して制御する方式である
ので、(7)式を用いた制御が成立するためには(6)式
から明らかなように、受信バツフアメモリ３の出
力で、モード符号により情報伝送速度が一定速度
V₀に固定されていることが識別された時点でも、
情報伝送速度がV₀に固定されていることが保証
されていなければならない。つまり、送信部にお
いては情報伝送速度がV₀に固定されているとい
うモード符号を送信バツフアメモリ装置に入力後
少くともη（秒）は情報伝送速度をV₀に固定する
必要がある。

以上の説明から明らかなように、情報伝送速度
を周期的に一定速度V₀に固定して、伝送路での
情報伝搬遅延時間を除いた送受信バツフアメモリ
装置での情報の伝搬遅延時間をη（秒）に設定す
るためには、送信部において情報伝送速度がV₀
に固定されているというモード符号を送出後少く
ともη（秒）は情報伝送速度をV₀に固定すること
と、送信バツフアメモリ装置の情報蓄積量がＣ
（＝ηV₀）を超えないように制御することが必要
条件である。次に本発明を具体的に説明する。

第３図は本発明によるデジタル伝送装置の一実
施例の構成を示すブロツク図である。第３図にお
いて、図の上方の送信部は符号化装置１１、多重
化回路１２、送信バツフアメモリ装置１３、ダミ
ー付加回路１４、および情報伝送速度制御回路１
５から構成され、そのうち符号化装置１１は符号
化回路１１ａと符号化モード制御回路１１ｂとで
構成している。図の下方の受信部はダミー除去回
路１６、受信バツフアメモリ装置１７、分離回路
１８、復号化装置１９、および情報蓄積量監視装
置２０から構成され、そのうち情報蓄積量監視装
置２０は加算回路２０ａと判定制御回路２０ｂと
で構成している。

この実施例においては、符号化装置１１及び復
号化装置１９はテレビ信号の高能率符号化を実現
するフレーム間符号化装置および同復号化装置と
する。またダミー付加回路１４は伝送路へ送出す
る出力データ系列中に特定のデータパターン、例
えばデータ零の連続パターン、を禁止する回路で
ある。さらに本実施例においては、伝送路の有効
利用をはかるために、ダミー付加回路１４の入力
データを複数個まとめてブロツク化し、このブロ
ツク内に伝送路への送出を禁止されている特定パ
ターンが含まれているか否かを検出し、もし禁止
された特定パターンが含まれている場合はこのブ
ロツク内に適当な規則に従つてダミーデータを挿
入し、ダミー付加回路１４の出力データ系列には
特定パターンが含まれないようにしている。従つ
て、ダミー付加回路１４では入力データ系列のパ
ターンに依存してダミーデータが挿入されたりさ
れなかつたりするので、送信バツフアメモリ装置
１３から読出す情報量は一定速度でなく時間的に
変動する。すなわち、送信バツフアメモリ装置１
３からみた情報伝送速度は一定速度にならず時間
的に変動する。

以下に本発明のデジタル伝送装置の動作につい
て詳細に説明する。なお、以下の説明においては
伝送路での情報の伝搬遅延時間を除いた送受信バ
ツフアメモリ装置間の情報の伝搬遅延時間をη
（秒）に設定するものとし、又情報伝送速度は一
定周期でV₀に固定するものとする。

はじめに送信部について説明する。符号化装置
１１へ入力されたテレビ信号は符号化回路１１ａ
でフレーム間符号化されて送信情報として多重化
回路１２へ送られる。符号化モード制御回路１１
ｂについてはあとに述べる。良く知られているよ
うに、フレーム間符号化においては、動きの激し
い画像が入力されると符号化情報の発生量が増大
し、逆に静止画像が入力されると符号化情報の発
生量が減少する。符号化情報の発生量が伝送路の
情報伝送量に比して多い場合には、(4)式から明ら
かなように、送信バツフアメモリ装置１３に記憶
される符号化情報の情報蓄積量は次第に増加して
ゆく。前述の本発明の原理説明で述べたように、
送受信バツフアメモリ装置１３と１７の間での情
報の伝搬遅延時間をη（秒）に設定する場合は送
信バツフアメモリ装置の情報蓄積量をηV₀以上に
することが出来ないので、符号化装置１１におい
ては、符号化モード制御回路１１ｂが送信バツフ
アメモリ装置１３から信号線３１を介して送られ
てくる情報蓄積量を常時監視して、情報蓄積量が
ηV₀を超えないように符号化回路１１ａの量子化
特性等の符号化モードを適応的に制御する。

多重化回路１２においては、符号化装置１１か
ら送られてくる符号化情報に、送信バツフアメモ
リ装置１３から信号線３１を介して送られてくる
情報蓄積量と情報伝送速度制御回路１５から信号
線５１を介して送られてくる情報伝送速度固定モ
ード信号（詳細は後述）とを、予め定められた周
期で多重化したのち信号線２１を介して送信バツ
フアメモリ装置１３へ書き込む。

送信バツフアメモリ装置１３においては、多重
化回路１２から信号線２２を介して送られてくる
情報の書込み要求（書込みクロツク）に従つて順
次指定された番地に書込むとともに、ダミー付加
回路１４からの信号線３３を経ての読出し要求
（読出しクロツク）に従つて順次指定された番地
からすでに記憶されている情報を読出し信号線３
２を介してダミー付加回路１４に出力すると同時
に、書込み番地と読出し番地の差を計算しその値
を情報蓄積量として信号線３１を介して符号化モ
ード制御回路１１ｂと多重化回路１２へ供給す
る。

ダミー付加回路１４においては、送信バツフア
メモリ装置１３から読出した情報のなかに伝送路
へ送出することが禁止されている特定パターンが
存在するか否かを予め定められたブロツク単位に
しらべ、伝送を禁止されている特定パターンが存
在するブロツクには予め定められた規則に従つて
ダミーデータを挿入する。従つて、ダミー付加回
路１４から送信バツフアメモリ装置１３への読出
し要求は、このままでは送信バツフアメモリ装置
１３に記憶されている情報に依存して不規則に変
動するが、本発明においては特に設けた後に詳し
く説明する情報伝送速度制御回路１５から信号線
５２を介して送られてくる情報伝送速度固定信号
によつて次のように一定にされる。すなわち、信
号線５２を介して送られてくる情報伝送速度固定
信号が情報伝送速度を一定速度に固定することを
要求している場合は、送信バツフアメモリ装置１
３から読み出される情報のなかに伝送を禁止され
ている特定パターンが存在するか否かに無関係に
強制的にダミーデータを挿入することによつて、
ダミー付加回路１４から送信バツフアメモリ装置
１３への読出し要求が一定速度となるようにして
いる。そしてこのときの読出し速度を本発明にお
いてはV₀と定義している。

情報伝送速度制御回路１５は、上に述べたよう
に、予め定められた一定周期で互いに特定の時間
関係にある情報伝送速度固定モード信号および情
報伝送速度固定信号を信号線５１および５２にそ
れぞれ出力する。

第４図は上記の２つの出力信号の時間関係の一
例を示した図である。第４図において、１２は多
重化回路１２において符号化装置１１から送られ
てくる符号化情報に情報伝送速度制御回路１５か
らの情報伝送速度固定モード符号と送信バツフア
メモリ装置１３からの情報蓄積量を多重化するた
めの周期T₀で変化する制御信号の波形を示した
ものである。つまり本例においてはT₀の周期で
多重化される。５２は信号線５２を通る情報伝送
速度固定信号の波形、５１は信号線５１を通る情
報伝送速度固定モード信号の波形をそれぞれ示し
たものであり、いずれも信号レベルが０を示して
いるときに有意であるとする。

第４図に示すように、情報伝送速度固定モード
信号５１は情報伝送速度固定信号５２と同一の周
期で同じ時刻に有意となるが、情報伝送速度固定
信号５２は情報伝送速度固定モード信号５１が有
意でなくなつた後もＴ（但しＴ＞ηとする）秒間
は有意である期間が継続するようになつている。
すなわち、情報伝送速度制御回路１５において
は、情報伝送速度が一定値V₀に固定されている
ことを受信部に知らせるモード符号を、多重化回
路１２で多重化後も最低η秒間はそのままV₀に
固定するようにしている。なお、多重化回路１２
においては、信号線５１から送られてくる情報伝
送速度固定モード信号５１が有意のときに情報伝
送速度が一定値V₀に固定されていることを示す
モード符号を多重化する。

次に受信部について説明する。送信部から伝送
路（破線）を通して送られてくる情報はダミー除
去回路１６へ入力され、ダミー除去回路１６にお
いて送信部のダミー付加回路１４で挿入されたダ
ミーデータを除去し、信号線６１を介して受信バ
ツフアメモリ装置１７へ書き込む。

受信バツフアメモリ装置１７においては、ダミ
ー除去回路１６からの信号線６２を介しての書込
み要求（書込みクロツク）に従つて順次指定され
た番地に書き込むとともに、分離回路１８から信
号線８３を介しての読出し要求に従つて順次指定
された番地からすでに記憶されている情報を読み
出すと同時に、書込み番地と読出し番地の差を計
算しその値を情報蓄積量として信号線７１を介し
て情報蓄積量監視回路２０の加算回路２０ａへ供
給する。

分離回路１８においては、信号線８３を介し読
出し要求を送つて受信バツフアメモリ装置１７か
ら信号線７２を通して読出した情報から、送信部
の多重化回路１２で多重化したモード符号と送信
バツフアメモリ装置１３の情報蓄積量とを符号化
情報から分離し、符号化情報は復号化装置１９
へ、分離されたモード符号は信号線８２を介して
情報蓄積量監視回路２０の判定制御回路２０ｂ
へ、送信バツフアメモリ装置１３の情報蓄積量は
信号線８１を介して加算回路２０ａへそれぞれ送
られる。

復号化装置１９においては、分離回路１８から
送られてくる符号化情報をフレーム間復号化によ
りテレビ信号に復号して出力する。

情報蓄積量監視回路２０においては、受信バツ
フアメモリ装置１７から信号線７１を介して送ら
れてくる該装置の情報蓄積量と、分離回路１８か
ら信号線８１を介して送られてくる送信バツフア
メモリ装置１３の情報蓄積量の和を加算回路２０
ａで計算し、判定制御回路２０ｂへ送る。判定制
御回路は信号線８２を介して分離回路１８から送
られてくるモード符号が送信部において情報伝送
速度が一定速度V₀に固定されている期間である
ことを示しているときに、前記送受バツフアメモ
リ装置の情報蓄積量の加算結果が予め定められた
誤差範囲内でηV₀に一致するか否かを判定する。

上記の蓄積情報量の加算結果がηV₀に一致しな
いときは信号線１０１を介し受信バツフアメモリ
装置１７の読出し制御情報を分離回路１８へ送
る。前記情報蓄積量の加算結果がηV₀に一致せず
ηV₀より小さくなつた場合は、(7)式から明らかな
ように伝送路での情報の伝搬遅延時間を除いた送
受信バツフアメモリ装置間での情報の伝搬遅延時
間がη（秒）より小さい場合、つまり受信バツフ
アメモリ装置１７への情報蓄積量の正規の状態よ
り不足している場合であるから、判定制御回路２
０ｂは信号線１０１を介して読出し制御情報とし
て読出し停止指令を分離回路１８へ送る。分離回
路１８においては信号線１０１を介して読出し停
止指令を受けると受信バツフアメモリ装置１７か
らの情報の読出しを停止させる。受信バツフアメ
モリ装置１７の情報の読出しを停止しても伝送路
からは情報は常に送られてくるので、受信バツフ
アメモリ装置１７の情報蓄積量は次第に増加して
ゆく。したがつて、情報蓄積量監視回路２０とし
ては前記情報蓄積量の加算結果がηV₀に一致する
まで読出し停止指令を信号線１０１を介して分離
回路１８へ送るが、ηV₀に一致すると読出し停止
指令を解除して正規の読出し状態になるように信
号線１０１を介して分離回路１８に指令する。

一方、前記情報蓄積量の加算結果がηV₀より大
きい場合は、送受信バツフアメモリ装置１３と１
７の間での情報の伝搬遅延時間がη（秒）より大
きい場合であるので、(7)式から明らかなように、
受信バツフアメモリ装置１７の情報蓄積量を減ら
さないと送受信バツフアメモリ装置での情報の伝
搬遅延時間はη（秒）にならない。そこでこの場
合は信号線１０１を介して分離回路１８へ読出し
制御情報として読飛ばし指令を送る。

分離回路１８は信号線１０１を介して前記の読
飛ばし指令を受けると、正規の読出し動作、すな
わち送信部における送信バツフアメモリ装置１３
への書込み速度に等しい読出し速度での読出し動
作を停止させ、読飛ばし動作に入る。読飛ばし動
作に入ると復号化装置１９の復号動作に無関係に
受信バツフアメモリ装置１７から情報を読み出す
ので、受信バツフアメモリ装置１７の情報蓄積量
は急速に減少してゆく。分離回路１８における読
飛ばし動作は送信バツフアメモリ装置１３の情報
蓄積量と情報伝送速度が固定されているか否かを
示すモード符号が検出されるまで継続し、このと
き検出された情報蓄積量とモード符号は信号線８
１と８２を介して情報蓄積量監視回路２０へそれ
ぞれ送られる。

情報蓄積量監視回路２０においては信号線８１
を介して新しく送られてくる情報蓄積量と信号線
７１を介して送られてくる情報蓄積量との和を再
び計算し、その加算結果がηV₀と比較して大きい
か小さいかを判定し、その結果と信号線８２を介
して新しく送られてくるモード符号によつて、こ
れまで述べてきたと同じ論理に従い次の動作を決
定し、信号線１０１を介して読出し制御情報を分
離回路１８に送る。以上の動作を繰返すことによ
り送受信バツフアメモリ装置間での情報の伝搬遅
延時間をη（秒）に設定する。

以上の実施例の説明から明らかなように、本発
明によれば(6)式の積分項の計算を必要としないの
で簡単な回路構成で送受信バツフアメモリ間での
情報の伝搬遅延時間を所定の時間に設定できる。

なお、本発明は前述の実施例のデジタル伝送装
置に限定されることなく、情報伝送速度が時間と
ともに不規則に変化しても符号化装置より一定速
度に制御できるようなデジタル伝送装置であれば
適用可能である。

【図面の簡単な説明】

第１図は本発明の原理を説明するためのデイジ
タル伝送装置のモデルを示した図、第２図は本発
明の原理を説明するための情報の伝送遅延時間の
模様を示した図、第３図は本発明の一実施例の構
成のブロツク図、第４図は第３図の装置の情報伝
送速度制御回路の出力である情報速度固定信号と
情報伝送速度固定モード信号の時間関係の一例を
示した図である。 記号の説明……１は符号化装置、２は送信バツ
フアメモリ装置、３は受信バツフアメモリ装置、
４は復号化装置、１１は符号化装置、１１ａは符
号化回路、１１ｂは符号化モード制御回路、１２
は多重化回路、１３は送信バツフアメモリ装置、
１４はダミー付加回路、１５は情報伝送速度制御
回路、１６はダミー除去回路、１７は受信バツフ
アメモリ装置、１８は分離回路、１９は復号化装
置、２０は情報蓄積量監視回路、２０ａは加算回
路、２０ｂは判定制御回路、５１は情報伝送速度
固定モード信号、５２は情報伝送速度固定信号を
それぞれ示している。

Claims (1)

【特許請求の範囲】
1. １ 入力信号から送信情報を発生する符号化装
   置、多重化回路、及び前記発生された送信情報の
   発生速度である書込み速度と情報伝送速度である
   読出し速度の間の速度変換をはかる送信用バツフ
   アメモリ装置を順次配設すると共に、前記送信用
   バツフアメモリ装置の情報蓄積量を前記多重化回
   路に戻して前記送信情報に多重化させる手段を設
   けた送信部と、この送信部に伝送路を介して接続
   され、情報伝送速度と情報再生速度の間の速度変
   換をはかる受信用バツフアメモリ装置、分離回路
   および復号化装置を順次配設すると共に、前記受
   信用バツフアメモリ装置の情報蓄積量と前記分離
   回路から分離して得られる前記送信用バツフアメ
   モリ装置の情報蓄積量とを用いて該受信用バツフ
   アメモリ装置からの読出し制御を行う情報蓄積量
   監視装置を設けた受信部とから成るデイジタル伝
   送装置において、前記送信バツフアメモリ装置の
   情報の読出し速度を予め定められた周期で所定の
   時間η以上継続して一定速度V₀に固定するよう
   に制御すると共に、前記読出し速度が前記一定速
   度V₀に固定されているか否かを示すモード符号
   を前記多重化回路に送出して伝送路に対する情報
   伝送速度を制御する情報伝送速度制御回路を付設
   し、且つ前記符号化装置を、符号化回路と、前記
   送信用バツフアメモリ装置の情報蓄積量を入力し
   該送信部バツフアメモリ装置の情報蓄積量が予め
   定められた値ηV₀を超えないように前記符号化回
   路の量子化特性の符号化モードを適応的制御する
   符号化モード制御回路とで構成し、更に前記情報
   蓄積量監視装置を、前記受信用バツフアメモリ装
   置の情報蓄積量に前記送信用バツフアメモリ装置
   の情報蓄積量を加算する加算回路と、前記分離手
   段で分離して得られる前記情報伝送速度制御から
   のモード符号が前記情報伝送速度が前記一定速度
   V₀に固定されていることを示しているときに、
   前記加算回路の加算した情報蓄積量がηV₀となる
   ように前記受信バツフアメモリ装置の情報の読出
   しを制御する判定制御回路とで構成したことを特
   徴とするデジタル伝送装置。